本發(fā)明屬于器件建模技術(shù)領(lǐng)域，特別涉及一種用于mosfet器件模型參數(shù)提取的方法和裝置。

背景技術(shù)：

襯偏效應(yīng)(又稱體效應(yīng))是mosfet(metaloxidesemiconductorfieldeffecttransistor金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)器件最重要的二階效應(yīng)之一，對(duì)于nmos來說，體端加負(fù)偏壓會(huì)導(dǎo)致閾值電壓增加等現(xiàn)象的產(chǎn)生，在mosfet器件模型參數(shù)提取中襯偏效應(yīng)相關(guān)參數(shù)的提取極為重要。

以pmos為例，根據(jù)bsim(berkeleyshort-channeligfetmodel伯克利短溝道絕緣柵場(chǎng)效應(yīng)晶體管模型)手冊(cè)，一般需要進(jìn)行以下幾項(xiàng)測(cè)試進(jìn)行參數(shù)提?。?/p>

1)ids_vgs@vds＝-0.05atdifferentvbs測(cè)試，即不同體偏下的線性區(qū)轉(zhuǎn)移曲線測(cè)試，其中x軸為vgs(vgatesource，也就是柵與源之間的電壓)，y軸為ids，p為vbs(vbodysource，也就是體與源之間的電壓)，線性區(qū)是因?yàn)関ds(vdrainsource，也就是漏與源之間的電壓)＝-0.05；

2)ids_vgs@vds＝-vddatdifferentvbs測(cè)試，即不同體偏下的飽和區(qū)轉(zhuǎn)移曲線測(cè)試，其中x軸為vgs，y軸ids，p為vbs，飽和區(qū)時(shí)因?yàn)関ds＝-vdd；

3)ids_vds@vbs＝0atdifferentvgs測(cè)試，即體偏為0下的不同柵壓下的輸出曲線測(cè)試，其中x軸為vds，y軸為ids，p為vgs；

4)ids_vds@vbs＝vbbatdifferentvgs測(cè)試，即體偏為vbb下的不同柵壓下的輸出曲線，其中x軸為vds，y軸為ids，p為vgs。

一般來講1)2)兩項(xiàng)測(cè)試中vbs的最大值相同且與曲線4)中的vbb相同，且一般情況下會(huì)取vdd。

對(duì)于漏體結(jié)擊穿電壓小于兩倍vdd的mosfet，如果vbb取vdd，那么在測(cè)第2)項(xiàng)時(shí)會(huì)出現(xiàn)擊穿，導(dǎo)致器件損傷，雖然器件并未喪失mosfet特性，但是器件特性會(huì)發(fā)生變化，進(jìn)而影響之后的測(cè)試結(jié)果；這樣測(cè)試數(shù)據(jù)就不可靠，后面的參數(shù)提取就沒有意義。如果vbb選擇為擊穿電壓減去vdd，器件則不會(huì)出現(xiàn)擊穿，但是第1)項(xiàng)測(cè)試就會(huì)不全面，測(cè)試的襯偏范圍偏窄，進(jìn)而影響襯偏效應(yīng)參數(shù)的提取，無法滿足參數(shù)提取對(duì)數(shù)據(jù)的要求。

因此，現(xiàn)有技術(shù)存在不能夠兼顧既可以全面提取襯偏效應(yīng)參數(shù)又不能損傷器件影響器件參數(shù)提取結(jié)果的缺陷。

技術(shù)實(shí)現(xiàn)要素：

鑒于上述問題，提出了本發(fā)明以便提供一種克服上述問題或者至少部分地解決上述問題的用于mosfet器件模型參數(shù)提取的測(cè)試方法及裝置。

第一方面，本發(fā)明實(shí)施例中提供了一種用于mosfet器件模型參數(shù)提取的方法，包括：

基于所述mosfet器件的漏體結(jié)擊穿電壓，在不同體偏下的曲線測(cè)試中采用不同的體端偏置。

結(jié)合第一方面，本發(fā)明在第一方面的第一種實(shí)現(xiàn)方式中，所述基于所述mosfet器件的漏體結(jié)擊穿電壓，在不同體偏下的曲線測(cè)試中采用不同的體端偏置，包括：

進(jìn)行漏體結(jié)擊穿測(cè)試，獲得所述mosfet器件的漏體結(jié)擊穿電壓vdb；

確定一個(gè)小于所述漏體結(jié)擊穿電壓vdb與所述mosfet器件電源電壓vdd的差值的電壓，作為所述mosfet器件的曲線測(cè)試的體端偏置電壓vbb；

將所述電源電壓vdd作為體偏為所述體端偏置電壓vbb下的線性區(qū)轉(zhuǎn)移曲線測(cè)試中的體與源之間的電壓vbs的最大值；

將所述第二電壓獲取模塊獲取的體端偏置電壓vbb作為該體偏vbb下的飽和區(qū)轉(zhuǎn)移曲線測(cè)試中的體與源之間的電壓vbs的最大值。

結(jié)合第一方面的第一種實(shí)現(xiàn)方式，本發(fā)明在第一方面的第二種實(shí)現(xiàn)方式中，所述不同體偏下的曲線測(cè)試包括：

不同體偏下的線性區(qū)轉(zhuǎn)移曲線測(cè)試；

不同體偏下的飽和區(qū)轉(zhuǎn)移曲線測(cè)試；

體偏為0的不同柵壓下的輸出曲線測(cè)試；

體偏為vbb的不同柵壓下的輸出曲線測(cè)試。

結(jié)合第一方面的第一種實(shí)現(xiàn)方式，本發(fā)明在第一方面的第三種實(shí)現(xiàn)方式中，所述將小于所述漏體結(jié)擊穿電壓vdb與該器件電源電壓vdd的差值的電壓作為所述mosfet器件的曲線測(cè)試的體端偏置電壓vbb，包括：

將所述漏體結(jié)擊穿電壓與所述mosfet器件的電源電壓的差值(vdb-vdd)分為n等份，每份為d；

將(n-1)*d作為所述mosfet器件的曲線測(cè)試的體端偏置電壓vbb；

其中，n為自然數(shù)。

結(jié)合第一方面的第二種實(shí)現(xiàn)方式，本發(fā)明在第一方面的第四種實(shí)現(xiàn)方式中，還包括，依據(jù)在所述不同體偏下的曲線測(cè)試獲得的測(cè)試數(shù)據(jù)進(jìn)行所述mosfet器件模型參數(shù)提取。

本發(fā)明的第二方面，提供一種用于mosfet器件模型參數(shù)提取的裝置，包括：

電壓獲取單元，用于獲取在不同體偏下的曲線測(cè)試中采用的電壓；

曲線測(cè)試單元，用于根據(jù)所述電壓獲取單元確定的電壓進(jìn)行不同體偏下的曲線測(cè)試，獲得測(cè)試數(shù)據(jù)；

參數(shù)提取單元，用于根據(jù)所述曲線測(cè)試單元獲得的測(cè)試數(shù)據(jù)進(jìn)行所述mosfet器件模型參數(shù)提取。

結(jié)合第二方面，本發(fā)明在第二方面的第一種實(shí)現(xiàn)方式中，所述電壓獲取單元，包括：

第一電壓獲取模塊，用于獲得所述mosfet器件的漏體結(jié)擊穿電壓vdb；

第二電壓獲取模塊，用于確定一個(gè)小于所述第一電壓獲取模塊獲得的漏體結(jié)擊穿電壓vdb與該器件電源電壓vdd的差值的電壓，作為所述mosfet器件的曲線測(cè)試的體端偏置電壓vbb；

第三電壓獲取模塊，用于確定將所述電源電壓vdd作為體偏為所述第二電壓獲取模塊獲取的體端偏置電壓vbb下的線性區(qū)轉(zhuǎn)移曲線測(cè)試中的體與源之間的電壓vbs的最大值；

第四電壓獲取模塊，用于確定將所述第二電壓獲取模塊獲取的體端偏置電壓vbb作為該體偏vbb下的飽和區(qū)轉(zhuǎn)移曲線測(cè)試中的體與源之間的電壓vbs的最大值。

結(jié)合第二方面，本發(fā)明在第二方面的第二種實(shí)現(xiàn)方式中，所述曲線測(cè)試單元包括：

第一測(cè)試模塊，用于根據(jù)所述電壓獲取單元確定的電壓進(jìn)行不同體偏下的線性區(qū)轉(zhuǎn)移曲線測(cè)試，獲得測(cè)試數(shù)據(jù)；

第二測(cè)試模塊，用于根據(jù)所述電壓獲取單元確定的電壓進(jìn)行不同體偏下的飽和區(qū)轉(zhuǎn)移曲線測(cè)試，獲得測(cè)試數(shù)據(jù)；

第三測(cè)試模塊，用于根據(jù)所述電壓獲取單元確定的電壓進(jìn)行體偏為0的不同柵壓下的輸出曲線測(cè)試，獲得測(cè)試數(shù)據(jù)；

第四測(cè)試模塊，用于根據(jù)所述電壓獲取單元確定的電壓進(jìn)行體偏為vbb的不同柵壓下的輸出曲線測(cè)試，獲得測(cè)試數(shù)據(jù)。

結(jié)合第二方面的第一種實(shí)現(xiàn)方式，本發(fā)明在第二方面的第三種實(shí)現(xiàn)方式中，所述第二電壓獲取模塊，包括：

計(jì)算模塊，用于將所述第一電壓獲取模塊獲得的漏體結(jié)擊穿電壓vdb與所述mosfet器件的電源電壓vdd的差值(vdb-vdd)分為n等份，每份為d；

體端偏置電壓確定模塊，用于計(jì)算獲得(n-1)*d作為所述mosfet器件的曲線測(cè)試的體端偏置電壓vbb；

其中，n為自然數(shù)。

本發(fā)明的有益效果為：本發(fā)明實(shí)施例提供了用于mosfet器件模型參數(shù)提取的測(cè)試方法，通過測(cè)試mos器件的漏體結(jié)特性，獲得擊穿電壓vdb，確定vbb,其值小于vdb-vdd；vbb的確定保證了器件特性不受影響，保證了測(cè)試數(shù)據(jù)的準(zhǔn)確性。確定第1)項(xiàng)測(cè)試中vbs最大值為vdd；保證了電壓測(cè)試范圍的完整性，有利于體效應(yīng)參數(shù)的提取。確定第2)項(xiàng)測(cè)試中vbs最大值為vbb。由此確定的電壓進(jìn)行1)2)3)4)項(xiàng)的測(cè)試，解決了現(xiàn)有技術(shù)中存在不能夠兼顧既可以全面提取襯偏效應(yīng)參數(shù)又不影響器件參數(shù)提取結(jié)果的技術(shù)問題，確保mos器件測(cè)試結(jié)果正確又兼顧體效應(yīng)參數(shù)提取。

附圖說明

圖1示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的裝置的結(jié)構(gòu)圖；

圖2為采用現(xiàn)有技術(shù)測(cè)試方法測(cè)試前后器件特性對(duì)比圖；

圖3為采用本發(fā)明測(cè)試方法測(cè)試前后器件特性對(duì)比圖。

具體實(shí)施方式

本發(fā)明提供一種用于mosfet器件模型參數(shù)提取的方法和裝置，以解決現(xiàn)有技術(shù)中的不能夠兼顧既可以全面提取襯偏效應(yīng)參數(shù)又不影響器件參數(shù)提取結(jié)果的技術(shù)問題。

為了更好的理解本發(fā)明技術(shù)方案，下面通過附圖以及具體實(shí)施例對(duì)本發(fā)明技術(shù)方案做詳細(xì)的說明，應(yīng)當(dāng)理解本發(fā)明實(shí)施例以及實(shí)施例中的具體特征是對(duì)本發(fā)明技術(shù)方案的詳細(xì)的說明，而不是對(duì)本發(fā)明技術(shù)方案的限定，在不沖突的情況下，本發(fā)明實(shí)施例以及實(shí)施例中的技術(shù)特征可以相互組合。

實(shí)施例1

本實(shí)施例提供一種用于mosfet器件模型參數(shù)提取的方法，包括：基于所述mosfet器件的漏體結(jié)擊穿電壓，在不同體偏下的曲線測(cè)試中采用不同的體端偏置。

作為一種可選的實(shí)施方式，所述基于所述mosfet器件的漏體結(jié)擊穿電壓，在不同體偏下的曲線測(cè)試中采用不同的體端偏置，包括：

進(jìn)行漏體結(jié)擊穿測(cè)試，獲得所述mosfet器件的漏體結(jié)擊穿電壓vdb；

確定一個(gè)小于所述漏體結(jié)擊穿電壓vdb與所述mosfet器件電源電壓vdd的差值的電壓，作為所述mosfet器件的曲線測(cè)試的體端偏置電壓vbb；vbb的確定保證了器件特性不受影響，保證了測(cè)試數(shù)據(jù)的準(zhǔn)確性。

將所述電源電壓vdd作為體偏為所述體端偏置電壓vbb下的線性區(qū)轉(zhuǎn)移曲線測(cè)試中的體與源之間的電壓vbs的最大值；保證了電壓測(cè)試范圍的完整性，有利于體效應(yīng)參數(shù)的提取。

將所述第二電壓獲取模塊獲取的體端偏置電壓vbb作為該體偏vbb下的飽和區(qū)轉(zhuǎn)移曲線測(cè)試中的體與源之間的電壓vbs的最大值。

作為一種可選的實(shí)施方式，所述不同體偏下的曲線測(cè)試包括：

不同體偏下的線性區(qū)轉(zhuǎn)移曲線測(cè)試；即背景技術(shù)中介紹的第1)項(xiàng)測(cè)試。

不同體偏下的飽和區(qū)轉(zhuǎn)移曲線測(cè)試；即背景技術(shù)中介紹的第2)項(xiàng)測(cè)試。

體偏為0的不同柵壓下的輸出曲線測(cè)試；即背景技術(shù)中介紹的第3)項(xiàng)測(cè)試。

體偏為vbb的不同柵壓下的輸出曲線測(cè)試。即背景技術(shù)中介紹的第4)項(xiàng)測(cè)試。

作為一種可選的實(shí)施方式，所述將小于所述漏體結(jié)擊穿電壓vdb與該器件電源電壓vdd的差值的電壓作為所述mosfet器件的曲線測(cè)試的體端偏置電壓vbb，包括：

將所述漏體結(jié)擊穿電壓與所述mosfet器件的電源電壓的差值(vdb-vdd)分為n等份，每份為d；

將(n-1)*d作為所述mosfet器件的曲線測(cè)試的體端偏置電壓vbb；

其中，n為自然數(shù)。

作為一種可選的實(shí)施方式，還包括，依據(jù)在所述不同體偏下的曲線測(cè)試獲得的測(cè)試數(shù)據(jù)進(jìn)行所述mosfet器件模型參數(shù)提取。

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，對(duì)本發(fā)明做一詳細(xì)說明。

步驟1：測(cè)試mos器件的漏體結(jié)特性，獲得擊穿電壓vdb，確定vbb,其值小于vdb-vdd。

步驟2：確定第1)項(xiàng)測(cè)試中vbs最大值為vdd。

步驟3：確定第2)項(xiàng)測(cè)試中vbs最大值為vbb。

步驟4：按照上述步驟確定的電壓進(jìn)行1)2)3)4)項(xiàng)的測(cè)試。

步驟5：依據(jù)步驟4獲得的測(cè)試數(shù)據(jù)進(jìn)行mosfet參數(shù)提取。

特別指出的是，上述方法步驟不一定按照順序執(zhí)行，只要能實(shí)現(xiàn)本發(fā)明的目的，任何步驟上的改變都應(yīng)在本發(fā)明的權(quán)利要求保護(hù)范圍內(nèi)。

以下以某一5v工藝pmos為例，并參照附圖2、3，對(duì)本發(fā)明的技術(shù)方案及其技術(shù)效果做進(jìn)一步詳細(xì)說明。

步驟1：測(cè)試mos器件的漏體結(jié)擊穿電壓為7.5v，vdb-vdd＝2.5v，確定vbb為2v。

步驟2：確定第1)項(xiàng)測(cè)試中vbs最大為5v。

步驟3：確定第2)項(xiàng)測(cè)試中vbs最大為2v。

步驟4：按照上述步驟確定的電壓進(jìn)行1)2)3)4)項(xiàng)的測(cè)試。

步驟5：依據(jù)步驟4獲得的測(cè)試數(shù)據(jù)進(jìn)行mosfet參數(shù)提取。

圖2為采用傳統(tǒng)測(cè)試方法測(cè)試前后器件特性對(duì)比；

圖3為采用本專利測(cè)試方法測(cè)試前后器件特性對(duì)比。

通過圖2和圖3的對(duì)比可以看出，本專利提供的方法能保證器件特性不受影響，保證測(cè)試數(shù)據(jù)的正確性，同時(shí)由于第1)項(xiàng)測(cè)試中vbs最大取5v，也保證了襯偏數(shù)據(jù)的完整性，保證了襯偏相關(guān)參數(shù)提取的準(zhǔn)確性。

實(shí)施例2

如圖1所示，本實(shí)施例提供一種用于mosfet器件模型參數(shù)提取的裝置，包括：

電壓獲取單元11，用于獲取在不同體偏下的曲線測(cè)試中采用的電壓；

曲線測(cè)試單元12，用于根據(jù)所述電壓獲取單元確定的電壓進(jìn)行不同體偏下的曲線測(cè)試，獲得測(cè)試數(shù)據(jù)；

參數(shù)提取單元13，用于根據(jù)所述曲線測(cè)試單元獲得的測(cè)試數(shù)據(jù)進(jìn)行所述mosfet器件模型參數(shù)提取。

作為一種可選的實(shí)施方式，所述電壓獲取單元，包括：

第一電壓獲取模塊，用于獲得所述mosfet器件的漏體結(jié)擊穿電壓vdb；

第二電壓獲取模塊，用于確定一個(gè)小于所述第一電壓獲取模塊獲得的漏體結(jié)擊穿電壓vdb與該器件電源電壓vdd的差值的電壓，作為所述mosfet器件的曲線測(cè)試的體端偏置電壓vbb；

第三電壓獲取模塊，用于確定將所述電源電壓vdd作為體偏為所述第二電壓獲取模塊獲取的體端偏置電壓vbb下的線性區(qū)轉(zhuǎn)移曲線測(cè)試中的體與源之間的電壓vbs的最大值；

第四電壓獲取模塊，用于確定將所述第二電壓獲取模塊獲取的體端偏置電壓vbb作為該體偏vbb下的飽和區(qū)轉(zhuǎn)移曲線測(cè)試中的體與源之間的電壓vbs的最大值。

作為一種可選的實(shí)施方式，所述曲線測(cè)試單元包括：

第一測(cè)試模塊，用于根據(jù)所述電壓獲取單元確定的電壓進(jìn)行不同體偏下的線性區(qū)轉(zhuǎn)移曲線測(cè)試，獲得測(cè)試數(shù)據(jù)；

第二測(cè)試模塊，用于根據(jù)所述電壓獲取單元確定的電壓進(jìn)行不同體偏下的飽和區(qū)轉(zhuǎn)移曲線測(cè)試，獲得測(cè)試數(shù)據(jù)；

第三測(cè)試模塊，用于根據(jù)所述電壓獲取單元確定的電壓進(jìn)行體偏為0的不同柵壓下的輸出曲線測(cè)試，獲得測(cè)試數(shù)據(jù)；

第四測(cè)試模塊，用于根據(jù)所述電壓獲取單元確定的電壓進(jìn)行體偏為vbb的不同柵壓下的輸出曲線測(cè)試，獲得測(cè)試數(shù)據(jù)。

作為一種可選的實(shí)施方式，所述第二電壓獲取模塊，包括：

計(jì)算模塊，用于將所述第一電壓獲取模塊獲得的漏體結(jié)擊穿電壓vdb與所述mosfet器件的電源電壓vdd的差值(vdb-vdd)分為n等份，每份為d；

體端偏置電壓確定模塊，用于計(jì)算獲得(n-1)*d作為所述mosfet器件的曲線測(cè)試的體端偏置電壓vbb；

其中，n為自然數(shù)。

由上述實(shí)施例可見，本發(fā)明產(chǎn)生的有益效果是：本發(fā)明實(shí)施例提供了用于mosfet器件模型參數(shù)提取的測(cè)試方法，通過測(cè)試mos器件的漏體結(jié)特性，獲得擊穿電壓vdb，確定vbb,其值小于vdb-vdd；vbb的確定保證了器件特性不受影響，保證了測(cè)試數(shù)據(jù)的準(zhǔn)確性。確定第1)項(xiàng)測(cè)試中vbs最大值為vdd；保證了電壓測(cè)試范圍的完整性，有利于體效應(yīng)參數(shù)的提取。確定第2)項(xiàng)測(cè)試中vbs最大值為vbb。由此確定的電壓進(jìn)行1)2)3)4)項(xiàng)的測(cè)試，解決了現(xiàn)有技術(shù)中存在不能夠兼顧既可以全面提取襯偏效應(yīng)參數(shù)又不影響器件參數(shù)提取結(jié)果的技術(shù)問題，確保mos器件測(cè)試結(jié)果正確又兼顧體效應(yīng)參數(shù)提取。

盡管已描述了本發(fā)明的優(yōu)選實(shí)施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對(duì)這些實(shí)施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實(shí)施例以及落入本發(fā)明范圍的所有變更和修改。

顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。