本發(fā)明涉及用于對芯片檢測電源電壓或者輸入信號電壓的負壓檢測電路，特別涉及一種正電壓供電下的高精度負壓檢測電路，屬于集成電路技術(shù)領(lǐng)域。

背景技術(shù)：

隨著半導(dǎo)體技術(shù)及通信、互聯(lián)網(wǎng)、計算機、汽車電子行業(yè)的蓬勃發(fā)展，芯片的成本越來越低，越來越多的便攜式電子設(shè)備諸如智能手機、便攜式/平板電腦、mp3播放器、數(shù)碼相機、便攜測試儀器不斷涌現(xiàn)，極大地豐富和方便了人們的生活?，F(xiàn)在這些便攜式電子設(shè)備已經(jīng)成為人們生活中不可缺少的一部分，并有著極為廣闊的發(fā)展空間。由于這些電子產(chǎn)品均向輕型化、小型化、可攜帶化方向發(fā)展，便對其使用可靠性提出了更高要求。而且便攜式電子系統(tǒng)相對較復(fù)雜，包含許多不同模塊，如手機中射頻發(fā)射接收電路、io接口模塊、ad/da模塊、微處理器、數(shù)字信號處理電路等，所以為了保證芯片中各功能模塊正確運行，確保芯片正常工作，經(jīng)常需要檢測電源電壓或者輸入信號電壓，以確定芯片良好的工作狀態(tài)，避免不確定狀態(tài)導(dǎo)致芯片的誤動作，影響芯片的精度、穩(wěn)定性及可靠性等。電壓檢測電路在現(xiàn)代射頻及微波測量設(shè)備和系統(tǒng)中有著重要應(yīng)用，也是無線電天文學或戰(zhàn)爭在毫米波段上應(yīng)用的一個關(guān)鍵電路；電壓檢測電路還對微波功率器件的元件、傳感器和電壓駐波比電路分析儀有著重要意義。

電壓檢測電路有正壓檢測和負壓檢測，在負壓驅(qū)動芯片中一般都會用到負壓檢測電路，以確保驅(qū)動電路正常工作。傳統(tǒng)的負壓檢測電路均由負基準電壓和比較器組成，顯然，該方法需要負基準電壓，對于本身不帶負電壓的芯片，要想實現(xiàn)正電壓供電下負壓的檢測，這一負基準電壓可以從片外引入，但難以滿足片上集成的要求。因此，在不引入負基準電壓的情況下，如何實現(xiàn)正電壓供電下負壓的檢測成為關(guān)鍵技術(shù)難點。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是針對傳統(tǒng)負壓檢測電路引入負基準電壓難以滿足片上集成的問題，提出一種正電壓供電下的高精度負壓檢測電路，在正電壓供電下實現(xiàn)負壓檢測?；诓蓸与妷荷呻娐房梢杂行П苊庳摶鶞孰妷旱囊?，并基于精準帶隙基準電壓源和高精度電壓比較器可以實現(xiàn)高精度負壓檢測。

為實現(xiàn)上述發(fā)明目的，本發(fā)明采取以下技術(shù)方案：一種正電壓供電下的高精度負壓檢測電路，供電電壓vdd為正電壓，其特征在于：包括采樣電壓生成電路、帶隙基準電壓源、高精度電壓比較器和輸出驅(qū)動器，采樣電壓生成電路用于將輸入的負電壓信號in抬高得到正采樣電壓vn，包括低壓線性穩(wěn)壓管ldo和電阻分壓網(wǎng)絡(luò)兩部分，低壓線性穩(wěn)壓管ldo穩(wěn)定輸出固定2.5v電壓vo與輸入的負電壓信號in通過電阻網(wǎng)絡(luò)分壓得到正采樣電壓vn，該正采樣電壓vn與帶隙基準電壓源產(chǎn)生的正基準電壓vref通過高精度電壓比較器進行比較，正采樣電壓vn連接高精度電壓比較器的負向輸入端，正基準電壓vref連接高精度電壓比較器的正向輸入端，比較結(jié)果通過輸出驅(qū)動器輸出對應(yīng)的邏輯控制信號out，當輸入信號in為要檢測的負電壓信號時，輸出驅(qū)動器輸出邏輯高電平“1”，否則輸出邏輯低電平“0”，實現(xiàn)了正電壓供電下輸入負電壓信號的檢測。

所述采樣電壓生成電路包括低壓線性穩(wěn)壓管ldo以及電阻r01、r02構(gòu)成的分壓網(wǎng)絡(luò)，低壓線性穩(wěn)壓管ldo輸出的2.5v電壓vo連接電阻r01的一端，電阻r02的一端連接被檢測的輸入負電壓信號in，電阻r02的另一端連接電阻r01的另一端并作為采樣電壓生成電路的輸出端，輸出將負電壓信號in抬高后得到的正采樣電壓vn；

帶隙基準電壓源包括偏置電路、上電啟動電路、運算放大器、基本帶隙基準電路和rc濾波電路；其中：

偏置電路包括pmos管p1、pmos管p2、nmos管n1、電阻r0、電阻r4及電阻r5；pmos管p1的源極連接vdd，pmos管p1的漏極與pmos管p2的源極連接，pmos管p2的漏極通過電阻r4與r5串聯(lián)后連接nmos管n1的漏極，nmos管n1的源極接地，nmos管n1的柵極連接pmos管p2的漏極，pmos管p1的柵極與pmos管p2的柵極互連并通過電阻r0接地；

上電啟動電路包括pmos管p3、pmos管p4、pmos管p5、pmos管p6、nmos管n2，nmos管n4及nmos管n5；pmos管p3的源極、pmos管p4的源極及pmos管p5的源極均連接vdd，pmos管p3的柵極與pmos管p4的柵極以及pmos管p5的柵極互連并連接pmos管p3的漏極和nmos管n2的漏極，nmos管n2的源極接地，nmos管n2的柵極連接偏置電路中nmos管n1的漏極，pmos管p4的漏極連接pmos管p6的源極，pmos管p6的漏極與nmos管n4的漏極互連并連接nmos管n5的柵極，nmos管n4的源極接地，pmos管p6的柵極和nmos管n4的柵極互連并連接帶隙基準電壓源輸出的正基準電壓vref，pmos管p5的漏極連接nmos管n5的漏極；

運算放大器包括pmos管p7～pmos管p9，pmos管p11～pmos管p15，nmos管n6～nmos管n9以及電容co，pmos管p7～pmos管p9的源極均連接vdd，pmos管p8的柵極與pmos管p9的柵極互連并連接pmos管p11的漏極和nmos管n7的漏極，pmos管p8的漏極連接pmos管p11的源極，pmos管p9的漏極連接pmos管p12的源極，pmos管p11的柵極與pmos管p12的柵極及pmos管p7的柵極連接在一起并連接pmos管p7的漏極和nmos管n6的漏極，nmos管n6的源極及nmos管n7的源極均接地，nmos管n6的柵極與nmos管n7的柵極互連并與電容co的一端、pmos管p14的漏極、nmos管n8的漏極以及上電啟動電路中nmos管n5的源極連接在一起，電容co的另一端接地，pmos管p12的漏極連接pmos管p14的源極和pmos管p15的源極，pmos管p15的漏極與nmos管n9的漏極和柵極以及nmos管n8的柵極連接在一起，nmos管n8的源極及nmos管n9的源極均接地；

基本帶隙基準電路包括pmos管p10、pmos管p13、pnp雙極型晶體管q1、pnp雙極型晶體管q2以及電阻r1～電阻r3，pnp雙極型晶體管q1和q2以及電阻r1、r2、r3構(gòu)成帶隙電壓產(chǎn)生器；pmos管p10的源極連接vdd，pmos管p10的柵極連接運算放大器中pmos管p9的柵極，pmos管p10的漏極連接pmos管p13的源極，pmos管p13的柵極連接運算放大器中pmos管p12的柵極，pmos管p13的漏極分別連接電阻r1的一端和電阻r2的一端，電阻r1的另一端連接pnp雙極型晶體管q1的發(fā)射極和運算放大器中pmos管p15的柵極，電阻r2的另一端連接電阻r3的一端和運算放大器中pmos管p14的柵極，電阻r3的另一端連接pnp雙極型晶體管q2的發(fā)射極，pnp雙極型晶體管q1的集電極和基極以及pnp雙極型晶體管q2的集電極和基極均接地；

rc濾波電路包括電阻r和電容c，電阻r與電容c串聯(lián)，電容c的非串聯(lián)端接地，電阻r的非串聯(lián)端連接基本帶隙基準電路中pmos管p13的漏極并作為帶隙基準電壓源的輸出端，輸出正基準電壓vref；

高精度電壓比較器包括第一、第二兩級前置預(yù)放大級、鎖存級、推挽輸出級和輸出緩沖級；

第一級前置預(yù)放大級包括pmos管p01、pmos管p02、nmos管n01、nmos管n02、nmos管n03以及電阻rf1、電阻rf2、電阻r11和電阻r22；pmos管p01和pmos管p02的源極均連接vdd，pmos管p01的柵極與pmos管p02的柵極互連并連接電阻rf1與電阻rf2的串聯(lián)端，pmos管p01的漏極連接電阻rf1的另一端和nmos管n01的漏極，pmos管p02的漏極連接電阻rf2的另一端和nmos管n02的漏極，nmos管n01的源極與nmos管n02的源極互連并連接nmos管n03的漏極，nmos管n03的源極接地，nmos管n03的柵極連接偏置電壓vbias，nmos管n01的柵極連接電阻r11的一端，電阻r11的另一端作為高精度電壓比較器的負向輸入端連接正采樣電壓vn，nmos管n02的柵極連接電阻r22的一端，電阻r22的另一端作為高精度電壓比較器的正向輸入端連接帶隙基準電壓源產(chǎn)生的正基準電壓vref；

第二級前置預(yù)放大級包括pmos管p03、pmos管p04、nmos管n04、nmos管n05和nmos管n06；pmos管p03的源極和pmos管p04的源極均連接vdd，pmos管p03的柵極與pmos管p04的柵極互連并連接pmos管p03的漏極和nmos管n04的漏極，pmos管p04的漏極連接nmos管n05的漏極，nmos管n05的柵極連接第一級前置預(yù)放大級中nmos管n01的漏極，nmos管n04的柵極連接第一級前置預(yù)放大級中nmos管n02的漏極，nmos管n04的源極及nmos管n05的源極互連并連接nmos管n06的漏極，nmos管n06的柵極連接偏置電壓vbias，nmos管n06的源極接地；

鎖存級包括pmos管p05、pmos管p06、pmos管p07、nmos管n07、nmos管n08和nmos管n09；pmos管p05的源極、pmos管p06的源極和pmos管p07的源極均連接vdd，pmos管p05的柵極和漏極與nmos管n07的漏極、pmos管p06的漏極以及pmos管p07的柵極連接在一起，pmos管p06的柵極連接pmos管p07的漏極和nmos管n08的漏極，nmos管n07的源極與nmos管n08的源極互連并連接nmos管n09的漏極，nmos管n09的柵極連接偏置電壓vbias，nmos管n09的源極接地，nmos管n07的柵極連接第二級前置預(yù)放大級中nmos管n05的漏極，nmos管n08的柵極連接第二級前置預(yù)放大級中nmos管n04的漏極；

推挽輸出級包括pmos管p08和nmos管n010，pmos管p08的源極連接vdd，pmos管p08的柵極連接鎖存級中nmos管n08的漏極，pmos管p08的漏極連接nmos管n010的漏極，nmos管n010的柵極連接偏置電壓vbias，nmos管n010的源極接地；

輸出緩沖級包括pmos管p09、pmos管p010、nmos管n011和nmos管n012，pmos管p09的源極和pmos管p010的源極均連接vdd，pmos管p09的漏極連接nmos管n011的漏極并與pmos管p010的柵極和nmos管n012的柵極連接在一起，pmos管p09的柵極與nmos管n011的柵極互連并連接推挽輸出級中pmos管p08的漏極，nmos管n011的源極和nmos管n012的源極均接地，pmos管p010的漏極與nmos管n012的漏極互連作為輸出緩沖級的輸出端同時也是高精度電壓比較器的輸出端，輸出邏輯控制信號v_in；

輸出驅(qū)動器包括前置驅(qū)動級和功率管驅(qū)動級，前置驅(qū)動級的輸入端接受高精度電壓比較器輸出的邏輯控制信號v_in，前置驅(qū)動級的輸出連接功率管驅(qū)動級，功率管驅(qū)動級的輸出out驅(qū)動片外負載；從前置驅(qū)動級的輸入端v_in到功率管驅(qū)動級的輸出端out之間，輸出驅(qū)動器電路采用了信號路徑的多樣化技術(shù)與分布式和加權(quán)開關(guān)驅(qū)動技術(shù)，前置驅(qū)動級包括兩部分電路，一部分電路的輸出用于驅(qū)動功率管驅(qū)動級中的pmos輸出晶體管，另一部分電路的輸出用于驅(qū)動功率管驅(qū)動級中的nmos輸出晶體管，其中：

用于驅(qū)動功率管驅(qū)動級中pmos輸出晶體管的前置驅(qū)動級包括pmos管p004、pmos管p005、pmos管p006、nmos管n004、nmos管n005、nmos管n006，由pmos管p007、nmos管n007、nmos管n008和nmos管n009構(gòu)成的第一個大尺寸緩沖器以及由pmos管p008和nmos管n010構(gòu)成的第一個小尺寸緩沖器；pmos管p004的源極和pmos管p005的源極均連接vdd，pmos管p004的柵極與nmos管n004的柵極互連并作為輸入端，連接高精度電壓比較器輸出的邏輯控制信號v_in，pmos管p004的漏極與nmos管n004的漏極互連并連接pmos管p005的柵極和nmos管n005的柵極，pmos管p005的漏極連接pmos管p006的源極，pmos管p006的漏極連接nmos管n005的漏極和nmos管n006的漏極，nmos管n006的柵極與pmos管p006的柵極互連，nmos管n004的源極、nmos管n005的源極和nmos管n006的源極均接地，pmos管p007的柵極與nmos管n007的柵極、nmos管n008的柵極以及nmos管n009的柵極連接在一起并連接pmos管p008的柵極、nmos管n010的柵極、nmos管n005的漏極和nmos管n006的漏極，pmos管p007的源極和pmos管p008的源極均連接vdd，pmos管p007的漏極連接nmos管n007的漏極并作為第一大尺寸緩沖器的輸出端，nmos管n007的源極連接nmos管n008的漏極，nmos管n008的源極連接nmos管n009的漏極，nmos管n009的源極接地，pmos管p008的漏極連接nmos管n010的漏極并作為第一小尺寸緩沖器的輸出端，nmos管n010的源極接地；

用于驅(qū)動功率管驅(qū)動級中nmos輸出晶體管的前置驅(qū)動級包括電阻r001、pmos管p009、pmos管p010、pmos管p011、nmos管n011、nmos管n012、nmos管n013，由pmos管p012、pmos管p013、pmos管p014和nmos管n014構(gòu)成的第二個大尺寸緩沖器以及由pmos管p0015和nmos管n015構(gòu)成的第二個小尺寸緩沖器；pmos管p009的源極、pmos管p010的源極和pmos管p011的源極均連接vdd，pmos管p009的柵極與nmos管n011的柵極互連并連接電阻r001的一端和用于驅(qū)動功率管驅(qū)動級中pmos輸出晶體管的前置驅(qū)動級中nmos管n006的柵極與pmos管p006的柵極的互連端，電阻r001的另一端接地，pmos管p009的漏極與nmos管n011的漏極以及pmos管p011的柵極和nmos管n012的柵極連接在一起，pmos管p011的漏極連接pmos管p010的漏極和nmos管n012的漏極，nmos管n012的源極連接nmos管n013的漏極，nmos管n013的柵極連接pmos管p010的柵極和用于驅(qū)動功率管驅(qū)動級中pmos輸出晶體管的前置驅(qū)動級中pmos管p004的漏極與nmos管n004的漏極的互連端，nmos管n011的源極和nmos管n013的源極均接地，pmos管p012的柵極與pmos管p013的柵極、pmos管p014的柵極以及nmos管n014的柵極連接在一起并連接pmos管p015的柵極、nmos管n015的柵極、pmos管p010的漏極和pmos管p011的漏極，pmos管p012的源極和pmos管p015的源極均連接vdd，pmos管p012的漏極連接pmos管p013的源極，pmos管p013的漏極連接pmos管p014的源極，pmos管p014的漏極連接nmos管n014的漏極，nmos管n014的源極接地，pmos管p015的漏極連接nmos管n015的漏極，nmos管n015的源極接地；

功率管驅(qū)動級包括一對大尺寸輸出晶體管和一對小尺寸輸出晶體管，小尺寸輸出晶體管包括pmos管p001和nmos管n001，pmos管p001的源極連接vdd，pmos管p001的漏極連接nmos管n001的漏極并作為該對小尺寸輸出晶體管的輸出端，nmos管n001的源極接地，pmos管p001的柵極連接前置驅(qū)動級中第一個小尺寸緩沖器的輸出端，nmos管n001的柵極連接前置驅(qū)動級中第二個小尺寸緩沖器的輸出端；大尺寸輸出晶體管包括pmos管p002和nmos管n002，pmos管p002的源極連接vdd，pmos管p002的漏極連接nmos管n002的漏極并作為該對大尺寸輸出晶體管的輸出端，nmos管n002的源極接地，pmos管p002的柵極連接前置驅(qū)動級中第一個大尺寸緩沖器的輸出端，nmos管n002的柵極連接前置驅(qū)動級中第二個大尺寸緩沖器的輸出端，小尺寸輸出晶體管的輸出端與大尺寸輸出晶體管的輸出端連接在一起共同作為功率管驅(qū)動級的輸出端，也是輸出驅(qū)動器的輸出端out。

所述高精度電壓比較器的第一級前置預(yù)放大級中，電阻r11和電阻r22的阻值相同，以匹配高精度電壓比較器正向輸入端和負向輸入端的阻抗。

所述輸出驅(qū)動器的功率管驅(qū)動級中，在功率管驅(qū)動級的輸出端out與地端之間設(shè)有電阻r002，將不確定的信號通過電阻r002嵌位在低電平。

所述輸出驅(qū)動器的功率管驅(qū)動級中，為防止靜電對芯片內(nèi)部電路造成的影響，設(shè)有esd靜電保護電路，包括pmos管p003和nmos管n003，pmos管p003的柵極與源極互連并連接vdd，nmos管n003的柵極與源極互連并接地，pmos管p003的漏極與nmos管n003的漏極互連并連接功率管驅(qū)動級的輸出端out。

本發(fā)明的優(yōu)點及顯著效果：本發(fā)明中采用了采樣電壓生成電路以實現(xiàn)在不引入負基準電壓的情況下完成正電壓供電下負壓的檢測，該采樣電壓生成電路由低壓線性穩(wěn)壓器ldo和電阻分壓網(wǎng)絡(luò)組成，ldo穩(wěn)定輸出固定2.5v電壓與輸入的負電壓信號通過電阻網(wǎng)絡(luò)分壓得到正采樣電壓，該采樣電壓與正基準電壓進行比較，有效避免了負基準電壓的引入。同時，為了實現(xiàn)負壓檢測電路的高精度檢測，本發(fā)明提出了一種精準帶隙基準電壓源電路和高精度電壓比較器電路。其中，精準帶隙基準電壓源采用對溫度及電源電壓，甚至對工藝條件影響都不敏感的帶隙結(jié)構(gòu)，并在設(shè)計中采用共源共柵(cascode)電路結(jié)構(gòu)來增大電源抑制比，并引入rc濾波電路來濾除噪聲，改善高頻電源抑制比，使得帶隙基準電壓源受溫度及電源電壓波動的影響明顯減小，穩(wěn)定輸出固定電壓，降低由于基準電壓波動而導(dǎo)致的檢測精度下降。高精度電壓比較器采用兩級前置預(yù)放大級加一級鎖存級的電路結(jié)構(gòu)，并在前置預(yù)放大級中引入共模反饋電路實現(xiàn)高增益放大器，提高比較器精度，而且，設(shè)計中折中考慮增益和帶寬對精度和速度的要求，關(guān)鍵是針對鎖存級負向輸入端的負載管采用pmosp06管作為負電阻同二極管連接的pmosp05管并聯(lián)，保證比較器具有最佳的增益和帶寬，使得比較器具有較高檢測精度的同時實現(xiàn)快速比較，最終比較結(jié)果經(jīng)過推挽輸出級并經(jīng)過兩級輸出緩沖級將模擬信號轉(zhuǎn)換為數(shù)字信號，明顯提高負壓檢測電路的檢測精度。本發(fā)明有效避免了正電壓供電下負壓檢測電路中負基準電壓的引入，并使得負壓檢測電路的精度明顯提高。

附圖說明

圖1本發(fā)明負壓檢測電路結(jié)構(gòu)圖；

圖2本發(fā)明中的帶隙基準電壓源電路結(jié)構(gòu)圖；

圖3本發(fā)明中的高精度電壓比較器電路結(jié)構(gòu)圖；

圖4本發(fā)明中的輸出驅(qū)動器電路結(jié)構(gòu)圖。

具體實施方式

參看圖1，電壓檢測電路的基本原理是當被檢測的輸入信號在一定范圍內(nèi)變化時，輸出信號不變；而當被檢測的輸入信號變化到某一個或某幾個特定值時，輸出信號發(fā)生改變。這可以通過將被檢測的輸入信號電壓與固定的參考電壓比較實現(xiàn)，如果在正電壓供電下檢測輸入正電壓信號可以很容易的將兩個電壓信號進行比較輸出對應(yīng)的邏輯控制信號，但是在正電壓供電下檢測輸入負電壓信號時，在不引入負基準電壓的情況下，則需要將輸入負電壓信號抬高到正電壓與正基準電壓比較輸出對應(yīng)的邏輯控制信號。根據(jù)電壓檢測電路的原理分析，本發(fā)明負壓檢測電路是實現(xiàn)正電壓供電下負壓的檢測，為不引入負基準電壓，需要將輸入的負電壓信號抬高到正電壓。

圖1中，本發(fā)明包括采樣電壓生成電路，帶隙基準電壓源、高精度電壓比較器和輸出驅(qū)動器，供電電壓vdd為+5v。采樣電壓生成電路用于將輸入的負電壓信號in抬高得到正采樣電壓vn，包括低壓線性穩(wěn)壓管ldo和電阻分壓網(wǎng)絡(luò)兩部分，低壓線性穩(wěn)壓管ldo穩(wěn)定輸出固定2.5v電壓vo與輸入的負電壓信號in通過電阻r01、r02構(gòu)成的分壓網(wǎng)絡(luò)得到正采樣電壓vn，該正采樣電壓vn與帶隙基準電壓源產(chǎn)生的正基準電壓vref通過高精度電壓比較器進行比較，正采樣電壓vn連接高精度電壓比較器的負向輸入端，正基準電壓vref連接高精度電壓比較器的正向輸入端，比較結(jié)果通過輸出驅(qū)動器輸出對應(yīng)的邏輯控制信號out，當in輸入端的輸入信號為要檢測的負電壓信號時，比較器負向輸入端電壓vn小于正向端基準電壓vref，比較器結(jié)果經(jīng)過輸出驅(qū)動器輸出邏輯高電平“1”；反之，當in輸入端的輸入信號電壓為0v(即沒有輸入要檢測的負電壓信號)時，此時比較器負向輸入端電壓vn大于正向端基準電壓vref，比較結(jié)果經(jīng)過輸出驅(qū)動器輸出邏輯低電平“0”，由此實現(xiàn)了正電壓供電下輸入負電壓信號的檢測。

圖2為本發(fā)明帶隙基準電壓源電路結(jié)構(gòu)圖。采用對溫度、電源電壓，工藝條件影響都不敏感的帶隙結(jié)構(gòu)，同時為滿足高精度檢測的要求，采用共源共柵電路結(jié)構(gòu)來增大電源抑制比，并引入rc濾波電路來濾除噪聲，改善高頻電源抑制比。包括偏置電路、上電啟動電路、運算放大器、基本帶隙基準電路和rc濾波電路。根據(jù)負壓檢測電路的設(shè)計要求，實現(xiàn)高精度檢測，比較器精度就要高，同時要有一個精準的基準電壓源，以滿足高精度檢測的要求；高精度檢測對于帶隙基準電壓源的溫度特性、噪聲及紋波特性要求比較嚴格，如果只用一個典型的帶隙基準電壓源結(jié)構(gòu)很難滿足電路高電源抑制比和低噪聲的特性，因此，設(shè)計中采用共源共柵(cascode)電路結(jié)構(gòu)來增大電源抑制比，并引入rc濾波電路來濾除噪聲，改善高頻電源抑制比，同時雙極型晶體管q1、q2為核心的基本帶隙基準電路具有較高的溫度穩(wěn)定性，溫度特性良好。本發(fā)明中由pmos管p8～p13構(gòu)成的共源共柵(cascode)結(jié)構(gòu)，增大了輸出電阻，減小了由于溝道調(diào)制效應(yīng)而導(dǎo)致的電流不匹配，減小了鏡像電流之間的誤差。同時，高的輸出阻抗提供了一個接近理想的電流源，減小了輸入電壓變化對基準輸出電壓的影響，有效增大了電源抑制比。同時，為了濾除帶隙基準電壓源的輸出噪聲，抑制電源紋波，在帶隙基準電壓源輸出端添加一個一階rc低通濾波器，rc濾波器引入的這個從電源電壓到基準輸出之間的極點，對于電源抑制比(即輸入電壓的變化與帶隙基準輸出電壓的變化之比)來說，就等同于在相同頻率處引入了一個零點，從而對高頻處電源抑制比也起到了積極影響。

圖3為本發(fā)明高精度電壓比較器電路結(jié)構(gòu)圖，包括第一、第二兩級前置預(yù)放大級、鎖存級、推挽輸出級和輸出緩沖級。在高精度負壓檢測電路設(shè)計中，高精度電壓比較器是必不可少的。作為檢測電路的核心模塊，它將正采樣電壓與正基準電壓進行比較輸出對應(yīng)的邏輯控制信號，為實現(xiàn)高精度檢測，比較器的精度必須足夠大。同時，為減小傳輸延時，比較器的響應(yīng)速度也要著重考慮。為此，本發(fā)明中高精度電壓比較器采用兩級前置預(yù)放大級加一級鎖存級的電路結(jié)構(gòu)，并在前置預(yù)放大級中引入共模反饋電路實現(xiàn)高增益放大器，提高比較器精度，同時，設(shè)計中折中考慮增益和帶寬對精度和速度的要求，關(guān)鍵是針對鎖存級負向輸入端的負載管采用pmos管p06作為負電阻同二極管連接的pmosp05管并聯(lián)，增大電平翻轉(zhuǎn)時流過該支路的電流，保證比較器具有最佳的增益和帶寬，使得比較器具有較高檢測精度的同時實現(xiàn)快速比較，比較結(jié)果經(jīng)過推挽輸出級并經(jīng)過兩級輸出緩沖級將模擬信號轉(zhuǎn)換為數(shù)字信號。當輸入要檢測的負電壓信號時，采樣電壓將大于基準電壓，此時輸出邏輯高電平；反之，采樣電壓將小于基準電壓，輸出邏輯低電平。

如圖3所示，高精度電壓比較器第一級前置預(yù)放大級采用全差分電路結(jié)構(gòu)，相比單端類似電路，全差分電路具有更大的輸出擺幅而且避免了鏡像極點，閉環(huán)速度相對較高。在高增益全差分電路中，輸出共模電平對于器件特性及失配相當敏感，無法確定，而且難以通過差動反饋達到穩(wěn)定。因此，設(shè)計中通過增加共模反饋網(wǎng)絡(luò)(commonmodefeedbacknetwork，cmfb)，檢測兩個輸出端的共模電平，并有根據(jù)地調(diào)節(jié)放大器中一個偏差電流。

共模檢測反饋網(wǎng)絡(luò)如圖3中所示：該共模反饋網(wǎng)絡(luò)通過兩個相等的電阻rf來抵消差分信號，由此得到一個用于pmos管p01、p02柵極的共模偏置。因此，沒有產(chǎn)生偏置問題，電流源i0決定了所有電流。此時，對于vout1和vout2的差動變化，p點是虛地的，故對于差動信號，pmos是作為電流源工作的，明顯提高了增益，此時增益表達式為：

av1＝gmn01,02·(ron01,02||rop01,02||rf)(3-1)

其中，gmn1,2是nmos管n1/n2的跨導(dǎo)，ron1,2、rop1,2分別是nmos管n1/n2及pmos管p1/p2的導(dǎo)通電阻，rf是共模反饋電阻。

由(3-1)式可看出，該電路存在的一個主要缺點：是電阻rf必須足夠大，以確保有足夠大的增益。比較器第二級前置預(yù)放大級采用有源負載的的差分電路結(jié)構(gòu)，進一步提高電路增益。

鎖存級設(shè)計中折中考慮精度和速度對增益和帶寬的要求，關(guān)鍵是針對鎖存比較級負向輸入端的負載管p06采用pmos管p06作為負電阻同二極管連接的pmos管p05并聯(lián)，增大電平翻轉(zhuǎn)時流過該支路的電流；通過調(diào)節(jié)pmos管p05、p06與p07的尺寸，可以保證比較器具有最佳的增益和帶寬，保證比較器具有較高檢測精度的同時實現(xiàn)快速比較。

同時，設(shè)計中在比較器的正向輸入端和負向輸入端接入了相同阻值的電阻r11及r22，以匹配兩個輸入端的阻抗，使內(nèi)部的差分放大器盡量處于平衡狀態(tài)，減小由于輸入電阻的不平衡而造成的附加差模輸入電流，提高共模抑制比。最終的比較結(jié)果經(jīng)過推挽輸出級并經(jīng)過兩級輸出緩沖級輸出，將模擬信號轉(zhuǎn)化為數(shù)字信號。

圖4為本發(fā)明輸出驅(qū)動器電路結(jié)構(gòu)圖。輸出驅(qū)動器包括前置驅(qū)動級和功率管驅(qū)動級，前置驅(qū)動級的輸入端v_in接受上級比較器輸出的邏輯控制信號，前置驅(qū)動級的輸出連接功率管驅(qū)動級，功率管驅(qū)動級的輸出out驅(qū)動片外負載。從前置驅(qū)動級的輸入端v_in到功率管驅(qū)動級的輸出端out之間，驅(qū)動器電路采用了信號路徑的多樣化技術(shù)與分布式和加權(quán)開關(guān)驅(qū)動技術(shù)。前置驅(qū)動級包括兩部分電路，一部分電路的輸出用于驅(qū)動功率管驅(qū)動級中的pmos輸出晶體管，另一部分電路的輸出用于驅(qū)動功率管驅(qū)動級中的nmos輸出晶體管。其中：

本發(fā)明中實質(zhì)是用反相器鏈作為輸出驅(qū)動器的前置驅(qū)動級。用于驅(qū)動功率管驅(qū)動級中pmos輸出晶體管的前置驅(qū)動級中，pmos管p004和nmos管n004構(gòu)成第一反相器，pmos管p005、p006以及nmos管n005、n006構(gòu)成兩輸入或非門，pmos管p007和nmos管n007、n008、n009構(gòu)成第一個大尺寸緩沖器，其中nmos管n007、n008為死區(qū)時間控制電路，pmos管p008和nmos管n010構(gòu)成第一個小尺寸緩沖器。用于驅(qū)動功率管驅(qū)動級中nmos輸出晶體管的前置驅(qū)動級中，pmos管p009和nmos管n011構(gòu)成第二反相器，pmos管p010、p011以及nmos管n012、n013構(gòu)成兩輸入與非門，pmos管p012、p013、p014和nmos管n014構(gòu)成第二個大尺寸緩沖器，其中pmos管p013、p014為另一個死區(qū)時間控制電路，pmos管p015和nmos管n016構(gòu)成第二個小尺寸緩沖器。

功率管驅(qū)動級包括一組大尺寸輸出晶體管和一組小尺寸輸出晶體管，小尺寸輸出晶體管包括pmos管p001和nmos管n001，pmos管p001的柵極連接第一個小尺寸緩沖器的輸出端，nmos管n001的柵極連接第二個小尺寸緩沖器的輸出端。大尺寸輸出晶體管包括管包括pmos管p002和nmos管n002，pmos管p002的柵極連接第一個大尺寸緩沖器的輸出端，nmos管n002的柵極連接第二個大尺寸緩沖器的輸出端，小尺寸輸出晶體管的輸出端與大尺寸輸出晶體管的輸出端連接在一起共同作為功率管驅(qū)動級的輸出端out。為了防止靜電對芯片內(nèi)部電路可能造成的影響，設(shè)置了esd靜電保護電路(p003、n003)，在功率管驅(qū)動級的輸出端out與地端之間可設(shè)有電阻r002，將不確定的信號通過電阻r002嵌位在低電平。

為了驅(qū)動很大的負載電容，由于本發(fā)明中實質(zhì)是用反相器鏈作為輸出驅(qū)動器的前置驅(qū)動級，為此，或非門(p005、p006、n005、n006)中p006、n006柵端輸入始終為“0”，與非門(p010、p011、n012、n013)中p011、n012柵端輸入始終為“1”，實現(xiàn)反相器驅(qū)動功能；同時，兩組大尺寸緩沖器(p007、n007、n008、n009及p012、p013、p014、n014)及兩組小尺寸緩沖器(p008、n010及p015、n015)也實現(xiàn)反相驅(qū)動功能。前置驅(qū)動級采用信號路徑的多樣化技術(shù)，由于不同尺寸的信號緩沖器被使用，信號從輸入節(jié)點v_in到輸出節(jié)點out通過兩條不同傳輸延時的路徑傳輸。其中，兩組大尺寸緩沖器(p007、n007、n008、n009及p012、p013、p014、n014)中n007、n008及p013、p014分別用于死區(qū)時間的控制。功率管驅(qū)動級采用分布式和加權(quán)開關(guān)驅(qū)動技術(shù)，輸出晶體管由兩組大小不同晶體管(p001、n001及p002、n002)組成，p001<p002，n001<n002，兩組晶體管輸出端并行連接。為了實現(xiàn)輸出信號的平穩(wěn)過渡。前置驅(qū)動級中大尺寸信號緩沖器與小尺寸信號緩沖器有一定的延遲時間，因此，首先打開功率管驅(qū)動級的小尺寸晶體管(p001、n001)，經(jīng)過一定的延遲時間打開大尺寸晶體管(p002、n002)，直到最后所有晶體管都打開。采用以上信號路徑的多樣化技術(shù)可以使輸出驅(qū)動器滿足最大電流驅(qū)動能力要求的同時減小傳輸延時。這樣基于分布式和加權(quán)技術(shù)的高速輸出驅(qū)動器，減小了輸出信號從一個邏輯狀態(tài)轉(zhuǎn)換為另一個時輸出電流的di/dt部分，減小了開關(guān)電流的變化率di/dt，大大降低了地線反彈的幅度，有效避免了系統(tǒng)故障。另在本發(fā)明中，為了防止上側(cè)mosfet和下側(cè)mosfet同時導(dǎo)通，即擊穿問題的產(chǎn)生，在大尺寸的柵極驅(qū)動信號之間插入了死區(qū)時間間隔。在死區(qū)間隔期間，上側(cè)mosfet和下側(cè)mosfet同時關(guān)斷，電流通過mosfet的體二極管流動。死區(qū)時間生成模塊在上側(cè)導(dǎo)通和下側(cè)導(dǎo)通之間提供了一個空白時間，避免了上側(cè)和下側(cè)mosfet同時導(dǎo)通而引起擊穿問題。

本專利的特點及內(nèi)容已揭示如上，然而本領(lǐng)域的技術(shù)人員可能基于本發(fā)明的說明而做種種不背離發(fā)明精神的替換和修改。因此，本發(fā)明的保護范圍應(yīng)包含所有采用基于本發(fā)明的采樣電壓生成電路以及為實現(xiàn)高精度檢測的本發(fā)明中精準帶隙基準電壓源和高精度電壓比較器電路結(jié)構(gòu)。