本發(fā)明涉及慣性敏感器測量機(jī)構(gòu)領(lǐng)域,特別涉及一種用于光纖陀螺組合的接口電路。
背景技術(shù)：
為了適應(yīng)航天的發(fā)展，目前武器領(lǐng)域越來越向體積小、射程遠(yuǎn)、精度高趨勢發(fā)展，因此對(duì)敏感測量機(jī)構(gòu)提出了更高的要求，進(jìn)一步要求更小的體積，更優(yōu)的啟動(dòng)特性，那么用于該領(lǐng)域的光纖陀螺組合必須具備小體積、上電啟動(dòng)快的特性。
對(duì)于光纖陀螺組合，目前常用的接口電路存在如下兩個(gè)缺點(diǎn)：
一是體積過大，對(duì)于電流輸入信號(hào)的處理方式常規(guī)采用if電路實(shí)現(xiàn)，該電路雖然精度高但是其體積相對(duì)較大，無法滿足慣性測量組合體積小的要求。
二是上電啟動(dòng)慢，且上電需要讀取程序才能自動(dòng)運(yùn)行，常規(guī)方法采用串行加載，該方法造成上電啟動(dòng)時(shí)間相對(duì)較慢，無法完全符合武器領(lǐng)域快速性要求。
所以目前常用接口電路存在體積大、上電啟動(dòng)慢等問題，難以符合光纖陀螺組合使用要求。
技術(shù)實(shí)現(xiàn)要素：
本發(fā)明目的是提供一種光纖陀螺組合的接口電路，實(shí)現(xiàn)使光纖陀螺組合的接口電路具有必須具備小體積、上電啟動(dòng)快的特性的目的。
為了實(shí)現(xiàn)以上目的，本發(fā)明通過以下技術(shù)方案實(shí)現(xiàn)：
一種光纖陀螺組合的接口電路，包含：fpga，其與上位機(jī)連接；第一串口收發(fā)電路，其輸入端與光纖陀螺組合連接，輸出端與所述fpga連接，用于接收光纖陀螺組合輸出的數(shù)字信號(hào)，并輸出所述光纖陀螺組合對(duì)外導(dǎo)航數(shù)據(jù)；時(shí)序上電控制電路，其與所述fpga連接，用于分時(shí)對(duì)fpga供電；i/v轉(zhuǎn)換放大電路，其輸入端與加表組合連接，輸出端與a/d轉(zhuǎn)換電路的輸入端連接，所述i/v轉(zhuǎn)換放大電路用于對(duì)所述加表組合輸出的電流信號(hào)轉(zhuǎn)換為電壓信號(hào)，同時(shí)對(duì)電壓信號(hào)進(jìn)行放大和差分處理并輸出；所述a/d轉(zhuǎn)換電路的輸出端與所述fpga連接，用于將所述i/v轉(zhuǎn)換電路輸出的模擬電壓信號(hào)轉(zhuǎn)換成與所述fpga相匹配的數(shù)字信號(hào)；第二串口收發(fā)電路，其一端與所述fpga連接，另一端與上級(jí)系統(tǒng)連接；所述第二串口收發(fā)電路用于接收所述fpga輸出的光纖陀螺組合與加表組合的角速度以及加速度信息，并向所述上級(jí)系統(tǒng)輸出；prom，其與所述fpga連接，用于存儲(chǔ)用于信號(hào)處理的非易失軟件程序。
優(yōu)選地，所述時(shí)序上電控制電路進(jìn)一步用于分時(shí)對(duì)fpga的可配置邏輯模塊、輸出輸入模塊與內(nèi)部連線模塊的電壓1.0v、2.5v和3.3v供電。
優(yōu)選地，所述光纖陀螺組合的接口電路進(jìn)一步設(shè)有eeprom，其與所述fpga連接，用于存儲(chǔ)或離線上傳或修改所述fpga通過spi讀寫數(shù)據(jù)協(xié)議輸出的非易失標(biāo)定參數(shù)。
優(yōu)選地，所述非易失標(biāo)定參數(shù)進(jìn)一步為所述fpga從所述上位機(jī)讀取32位浮點(diǎn)型數(shù)據(jù)。
優(yōu)選地，所述fpga上電讀取eeprom所存儲(chǔ)的非易失標(biāo)參數(shù)并對(duì)其進(jìn)行標(biāo)定補(bǔ)償運(yùn)算。
優(yōu)選地，所述fpga與prom之間采用23位地址自動(dòng)累加方式并行傳輸16位數(shù)據(jù)。
本發(fā)明與現(xiàn)有技術(shù)相比，具有以下優(yōu)點(diǎn)；
本發(fā)明采用小型pcb布局完成了三只光纖陀螺和三只加表的采集與處理，實(shí)現(xiàn)了光纖陀螺組合的小型化；對(duì)程序的加載采用并行方式，fpga上電初始狀態(tài)并行讀取prom程序，讀取時(shí)間大大縮短，有效提高了上電啟動(dòng)特性，滿足快速性要求；可由外部控制進(jìn)行標(biāo)定參數(shù)上傳及修改，fpga可從上位機(jī)讀取標(biāo)定參數(shù)，通過spi傳輸協(xié)議將標(biāo)定參數(shù)存儲(chǔ)到eeprom，實(shí)現(xiàn)離線上傳，提高了工程實(shí)用性。
附圖說明
圖1為本發(fā)明一種光纖陀螺組合的接口電路結(jié)構(gòu)框圖。
具體實(shí)施方式
以下結(jié)合附圖，通過詳細(xì)說明一個(gè)較佳的具體實(shí)施例，對(duì)本發(fā)明做進(jìn)一步闡述。
如圖1所示，本發(fā)明一種光纖陀螺組合的接口電路，整體上是一種小體積信號(hào)采集處理系統(tǒng)，包含：
現(xiàn)場可編程門陣列700，簡稱fpga；
第一串口收發(fā)電路101，其輸入端與三只獨(dú)立光纖陀螺連接，輸出端與所述fpga700連接；所述第一串口收發(fā)電路101用于接收三只獨(dú)立光纖陀螺的rs422數(shù)字信號(hào)，并輸出光纖陀螺組合對(duì)外導(dǎo)航數(shù)據(jù)。
時(shí)序上電控制電路200，其與所述fpga700連接，用于分時(shí)對(duì)fpga700設(shè)有的可配置邏輯模塊、輸出輸入模塊與內(nèi)部連線模塊等三個(gè)核心電壓1.0v、2.5v和3.3v供電，保證fpga上電有序正常工作。
i/v轉(zhuǎn)換放大電路300，其輸入端與三只加表連接，輸出端與a/d轉(zhuǎn)換電路400的輸入端連接；所述i/v轉(zhuǎn)換放大電路300用于對(duì)所述三只加表輸入的電流信號(hào)轉(zhuǎn)換為電壓信號(hào)，同時(shí)對(duì)電壓信號(hào)進(jìn)行放大和差分處理并輸出；提高信噪比，減小共模信號(hào)干擾。
所述a/d轉(zhuǎn)換電路400的輸出端與所述fpga700連接；所述a/d轉(zhuǎn)換電路400用于將所述i/v轉(zhuǎn)換電路300輸出的模擬電壓信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，轉(zhuǎn)換成fpga700可采集的數(shù)字信號(hào)；
第二串口收發(fā)電路102，其一端與所述fpga700連接，另一端與上級(jí)系統(tǒng)連接；所述第二串口收發(fā)電路102主要用于接收所述fpga700輸出的三只光纖陀螺、三只加表的角速度和加速度信息，并其接收的信息向所述上級(jí)系統(tǒng)輸出；
電子抹除式可復(fù)寫只讀存儲(chǔ)器500，簡稱eeprom，其通過所述fpga700與上位機(jī)連接，fpga700從外部上位機(jī)讀取32位浮點(diǎn)型數(shù)據(jù)，通過spi讀寫數(shù)據(jù)協(xié)議實(shí)現(xiàn)標(biāo)定參數(shù)的存儲(chǔ)和讀取，所述eeprom500用于存儲(chǔ)所述fpga700從所述上位機(jī)讀取的非易失標(biāo)定參數(shù)，保證接口電路斷電后數(shù)據(jù)不丟失。
可編程只讀存儲(chǔ)器600，簡稱prom，其與所述fpga700連接，用于存儲(chǔ)軟件程序。
prom存儲(chǔ)用于信號(hào)處理的非易失程序，fpga在上電初始狀態(tài)并行加載prom程序，加載完畢后自動(dòng)運(yùn)行，采集a/d轉(zhuǎn)換電路輸出的數(shù)字信號(hào)和光纖陀螺rs422數(shù)字信號(hào)，進(jìn)行標(biāo)定參數(shù)補(bǔ)償運(yùn)算，通過第二串口收發(fā)電路102實(shí)時(shí)發(fā)送導(dǎo)航數(shù)字信號(hào)。
綜上所述，所述fpga700在上電初始狀態(tài)并行加載prom600中存儲(chǔ)的程序，加載完畢后同步采集a/d轉(zhuǎn)換電路400的數(shù)字信號(hào)以及第一串口收發(fā)電路101輸出的數(shù)字信號(hào)，經(jīng)過eeprom500存儲(chǔ)的標(biāo)定參數(shù)的補(bǔ)償運(yùn)算后利用第二串口收發(fā)電路102打包外發(fā)到上級(jí)系統(tǒng)完成導(dǎo)航計(jì)算。
盡管本發(fā)明的內(nèi)容已經(jīng)通過上述優(yōu)選實(shí)施例作了詳細(xì)介紹，但應(yīng)當(dāng)認(rèn)識(shí)到上述的描述不應(yīng)被認(rèn)為是對(duì)本發(fā)明的限制。在本領(lǐng)域技術(shù)人員閱讀了上述內(nèi)容后，對(duì)于本發(fā)明的多種修改和替代都將是顯而易見的。因此，本發(fā)明的保護(hù)范圍應(yīng)由所附的權(quán)利要求來限定。