本發(fā)明涉及一種檢測方法，具體是一種去嵌入方式的阻抗測試方法。

背景技術：

隨著半導體技術的進步和信息產(chǎn)業(yè)的飛速發(fā)展，射頻/微波半導體器件應用越來越廣泛，因此設計時對器件參數(shù)的測量越發(fā)的關注。不僅芯片的設計者需要知道如何精準的測出芯片的參數(shù)，芯片的使用者也希望能夠得到較為準確的參數(shù)。在微波網(wǎng)絡的s參數(shù)測量中芯片參數(shù)的測量必定會遇到芯片bonding線跟傳輸線所引起的測量誤差。目前也有專門的單位設計相應的射頻探針夾具測試芯片參數(shù)，參考文獻(1、一種針對模塊化探針s參數(shù)幅頻特性的校準方法；2、一種微波器件標準樣片的校準方法)均有各自的方法，但是這些測試射頻探針自身具有芯片測試pad距離局限性，除此之外配備芯片測試探針周期較長且價格較為昂貴，這樣造成了生產(chǎn)設計周期以及成本都增加，設計的效率下降。

設計一種通用的周期較短成本低并且可以測試芯片相應的s參數(shù)的方法，顯得尤為重要。

技術實現(xiàn)要素：

本發(fā)明目的是提供一種去嵌入方式的阻抗測試方法，該方法周期較短成本低并且可以測試芯片相應的s參數(shù)的方法。

為了解決上述技術問題，本發(fā)明采用的技術方案是：

一種去嵌入方式的阻抗測試方法，包括以下步驟：

(1)硬件準備：

測試所需bonding用pcb板；

(2)一致性測量：

測量bonding完成的芯片cob，記錄比較其s11文件，觀察其一致性；按照送測方提供的標簽靈敏度情況，一致性測試應選用適當功率點；

(3)確定微帶線去嵌板

采用和芯片bonding一致的pcb板，用焊接的方式將精度較高的小電容固定在pcb上，使用網(wǎng)分測量其s11并保存s1p文件；測量去嵌板雙端參數(shù)并保存s2p文件；按照去嵌算法，使用s2p文件對s1p文件進行運算，得到相應電容值；選取測量出為更為最接近電容值的去嵌板進行微帶線去嵌；

(4)確定芯片的安裝電容

測量該精度電容采用bonding方式的元件s11參數(shù)，并保存為相應的s1p文件；使用3中確定的去嵌板對其去嵌，并計算實際芯片的安裝電容；

(5)確定最終阻抗測試去嵌板

對該電容的bonding板進行去嵌運算，選用去嵌后為該電容的去嵌板子對芯片進行最終的去嵌；

(6)測量

將已經(jīng)綁定之后的芯片獲得s1p文件并對步驟5中的最終去嵌板進行去嵌入計算，即可得出芯片的阻抗值。

優(yōu)選的，所述步驟硬件準備：測試所需去嵌微帶線pcb板，本次使用的標準去嵌板編號為a4-a10，其微帶線長度為660-780mil，步進20mil。

本發(fā)明的有益效果是：

本發(fā)明取代了原有的使用高頻探針測試芯片阻抗的周期長且價格昂貴的測試方法，本發(fā)明中提供的s參數(shù)的方法周期大致為三天時間，大大減少了射頻芯片測試阻抗的周期，本發(fā)明中的測試方法也避免了射頻探針針尖間距固定的測試局限性，并且降低了阻抗測試的成本。

附圖說明

下面結合附圖和具體實施方式對本發(fā)明作進一步詳細的說明。

圖1為本發(fā)明實物連接示意圖。

圖2為本發(fā)明實物連接示意圖。

圖3為本發(fā)明仿真算法原理圖一。

圖4為本發(fā)明仿真算法原理圖二。

圖5為本發(fā)明仿真算法原理圖三。

圖6為本發(fā)明仿真算法原理圖四。

圖7為本發(fā)明仿真算法原理圖五。

圖8為本發(fā)明去嵌微帶線pcb板示意圖。

圖9為本發(fā)明測試方法中一致性測量示意圖。

具體實施方式

以下結合附圖對本發(fā)明的實施例進行詳細說明，但是本發(fā)明可以由權利要求限定和覆蓋的多種不同方式實施。

如圖1-9所示，其中，1-矢量網(wǎng)絡分析儀，2-傳輸線纜，3-被測樣品，4-線纜轉換接口，5-sma轉接頭a,6-視頻傳輸線，7-pcb綁定pad，8-芯片綁定線，9-被測芯片綁定pad，10-pab測試電路板，11-待測芯片，12-sma轉接頭b,13-不同長度微帶線。

一種去嵌入方式的阻抗測試方法，包括以下步驟：

(1)硬件準備：

測試所需bonding用pcb板；

(2)一致性測量：

測量bonding完成的芯片cob，記錄比較其s11文件，觀察其一致性；按照送測方提供的標簽靈敏度情況，一致性測試應選用適當功率點；

(3)確定微帶線去嵌板

采用和芯片bonding一致的pcb板，用焊接的方式將精度較高的小電容固定在pcb上，使用網(wǎng)分測量其s11并保存s1p文件；測量去嵌板雙端參數(shù)并保存s2p文件；按照去嵌算法，使用s2p文件對s1p文件進行運算，得到相應電容值；選取測量出為更為最接近電容值的去嵌板進行微帶線去嵌；

(4)確定芯片的安裝電容

測量該精度電容采用bonding方式的元件s11參數(shù)，并保存為相應的s1p文件；使用3中確定的去嵌板對其去嵌，并計算實際芯片的安裝電容；

(5)確定最終阻抗測試去嵌板

對該電容的bonding板進行去嵌運算，選用去嵌后為該電容的去嵌板子對芯片進行最終的去嵌；

(6)測量

將已經(jīng)綁定之后的芯片獲得s1p文件并對步驟5中的最終去嵌板進行去嵌入計算，即可得出芯片的阻抗值。

優(yōu)選的，所述步驟硬件準備：測試所需去嵌微帶線pcb板，本次使用的標準去嵌板總共7個，編號為a4-a10，每個標準去嵌板兩端設置sms，其微帶線長度為660-780mil，步進20mil。

其中去嵌運算方法的基本的原理：

1、單端口s參數(shù)的去嵌入仿真算法

單端口dut等效電路如圖3：

2、測量的目標是得到準確的s11。

首先測試加入寄生微帶線或者bonding線后的等效電路如圖4：

3、通過測量得到s22其測試寄生電路的s參數(shù)如圖5：

4得到s33，s34，s43，s44。

根據(jù)s22和s33，s34，s43，s44計算s11，公式為：

5、仿真結果如下圖6所示：

其中s11為待測dut的s參數(shù)，s11b為實測電路帶寄生的s參數(shù)；由于寄生導致兩者之間有一定的偏差。

6、如圖7其中s11a為根據(jù)實測的s11b計算得到的待測dut的s參數(shù)。由上圖可以看出，根據(jù)上面的步驟計算得到的s11a與仿真得到的s11完全一致，表明計算過程無誤.

物理連接方式：

獲取被測樣品的s參數(shù)，需要通過1矢量網(wǎng)絡分析儀通過2傳輸線纜及4信號轉換接口(sma頭)接到3被測樣品的轉接頭上。但是3被測樣品中只有如下圖所示7待測芯片的s參數(shù)才是真正需求的測試樣品，因此我們需要排除下圖中5～10對被測樣品所產(chǎn)生的影響。

過程中3被測樣品如下圖所示包含5～11部分，其中影響芯片測試的主要因素為6射頻傳輸線和8芯片綁定線。

在設計的測試方案中主要分為兩步去嵌入方式通過去嵌入板除去6射頻傳輸線和8芯片綁定線所產(chǎn)生的影響——測試過程中的(3)跟(5)兩步。

以上所述的本發(fā)明實施方式，并不構成對本發(fā)明保護范圍的限定。任何在本發(fā)明的精神和原則之內(nèi)所作的修改、等同替換和改進等，均應包含在本發(fā)明的權利要求保護范圍之內(nèi)。