本發(fā)明涉及信號處理技術(shù)，尤其涉及一種信號處理裝置及超聲信號處理系統(tǒng)。

背景技術(shù)：

超聲系統(tǒng)中對于超聲探頭所探測到的超聲回波信號，需要對其進(jìn)行信號處理，包括：采集該回波信號并對其進(jìn)行解串操作等。所謂采集，就是由模數(shù)轉(zhuǎn)換器(analogtodigitalconvertor，簡稱“adc”)將模擬回波信號轉(zhuǎn)換為數(shù)字回波信號，以二進(jìn)制的數(shù)字信息串來標(biāo)識回波信息中的信息?，F(xiàn)有技術(shù)中常采用帶有串行接口，例如，包含低電壓差分信號(lowvoltagedifferentialsignal，簡稱“l(fā)vds”)的adc來完成對回波信號的信息采集；該串行高速串行接口，通常包括數(shù)據(jù)通道，位時(shí)鐘通道，幀時(shí)鐘通道。由該串行高速串行接口傳遞的信息需要由對應(yīng)的串行接收處理器進(jìn)行數(shù)據(jù)信息的接收和解串操作。解串就是對adc中的串行接口傳遞的二進(jìn)制數(shù)據(jù)信息進(jìn)行位或幀的劃分和識別。因此，串行接收處理器需要同時(shí)具備與串行接口相對應(yīng)的數(shù)據(jù)通道，位時(shí)鐘通道，幀時(shí)鐘通道，從而正確接收并解串超聲回波信號。

然而，串行接收處理器的時(shí)鐘管腳資源有限，若要增加與串行接收處理器相連接的adc的數(shù)量，則可能會因?yàn)榇薪邮仗幚砥鳑]有足夠的時(shí)鐘管腳而無法擴(kuò)展串行接收處理器的數(shù)據(jù)處理能力，從而制約了串行接收處理器對超聲回波信號處理效率的提高。

技術(shù)實(shí)現(xiàn)要素：

為了解決背景技術(shù)中提到的串行接收處理器時(shí)鐘管腳數(shù)量有限，制約其接收回波信息的數(shù)據(jù)量，使得該串行接收處理器的數(shù)據(jù)信息處理效率得不到提升的技術(shù)問題，本發(fā)明提供一種信號處理裝置及超聲信號處理系統(tǒng)，在該信號處理裝置的信號采集電路中省略了時(shí)鐘管腳，其不再向信號接收電路發(fā)送時(shí)鐘信息，該時(shí)鐘信息由信號接收電路自身產(chǎn)生，從而達(dá)到簡化信號處理裝置中的時(shí)鐘管腳的硬件設(shè)計(jì)，使得串行接收處理器不受時(shí)鐘管腳的數(shù)量制約而可以自由擴(kuò)展其數(shù)據(jù)通道的數(shù)量，提升其對超聲回波信號處理能力。

本發(fā)明提供一種信號處理裝置，包括：

用于采集數(shù)據(jù)信息的信號采集電路；

用于對所述數(shù)據(jù)信息進(jìn)行解串操作的信號接收電路；

所述信號接收電路包括：數(shù)據(jù)接收單元、時(shí)鐘生成單元；

所述數(shù)據(jù)接收單元與所述信號采集電路連接，用于接收所述信號采集電路采集到的所述數(shù)據(jù)信息；

所述數(shù)據(jù)接收單元與所述時(shí)鐘生成單元連接，用于獲取所述時(shí)鐘生成單元生成的時(shí)鐘信息，根據(jù)所述時(shí)鐘信息對接收到的所述數(shù)據(jù)信息進(jìn)行解串操作；其中，所述數(shù)據(jù)信息包括位數(shù)至少為兩位的數(shù)據(jù)信息。

可選的，所述信號采集電路包括：模數(shù)轉(zhuǎn)換adc電路、串行接口電路；

所述模數(shù)轉(zhuǎn)換adc電路與所述串行接口電路分別設(shè)置在同一電路板上，且兩者電氣相連接；或者，

所述串行接口電路集成在所述adc電路的芯片內(nèi)；

相應(yīng)的，所述數(shù)據(jù)接收單元為串行接收電路。

可選的，所述時(shí)鐘生成單元包括：

位時(shí)鐘生成單元，和/或幀時(shí)鐘生成單元；

所述位時(shí)鐘生成單元，用于生成與所述信號采集電路采集一位數(shù)據(jù)信息所用時(shí)長相等的周期性位時(shí)鐘信號；

所述幀時(shí)鐘生成單元，用于根據(jù)所述信號采集電路的采樣位數(shù)，以及所述信號采集電路采集一位數(shù)據(jù)信息所用時(shí)長，生成與所述采樣位數(shù)×所述采集一位數(shù)據(jù)信息所用時(shí)長相等的周期性幀時(shí)鐘信號。

可選的，所述串行接口電路包括：至少一個(gè)用于傳遞所述數(shù)據(jù)信息的數(shù)據(jù)端子，還包括：用于傳輸位時(shí)鐘信號的位時(shí)鐘端子；相應(yīng)的，所述串行接收電路包括：位時(shí)鐘信號接收端子；所述時(shí)鐘生成單元包括：所述幀時(shí)鐘生成單元；

所述串行接口電路中的每個(gè)所述數(shù)據(jù)端子與所述串行接收電路中的每個(gè)數(shù)據(jù)端子對應(yīng)連接；

所述串行接口電路中的所述位時(shí)鐘端子與所述串行接收電路中的所述位時(shí)鐘信號接收端子對應(yīng)連接，以使所述串行接收電路根據(jù)所述位時(shí)鐘信號接收端子接收到的位時(shí)鐘信號，以及根據(jù)所述幀時(shí)鐘生成單元生成的所述幀時(shí)鐘信號，對接收到的所述數(shù)據(jù)信息進(jìn)行解串操作。

可選的，所述串行接口電路包括：至少一個(gè)用于傳遞所述數(shù)據(jù)信息的數(shù)據(jù)端子，還包括：用于傳輸幀時(shí)鐘信號的幀時(shí)鐘端子；相應(yīng)的，所述串行接收電路包括：幀時(shí)鐘信號接收端子；所述時(shí)鐘生成單元包括：所述位時(shí)鐘生成單元；

所述串行接口電路中的每個(gè)所述數(shù)據(jù)端子與所述串行接收電路中的每個(gè)數(shù)據(jù)端子對應(yīng)連接；

所述串行接口電路中的所述幀時(shí)鐘端子與所述串行接收電路中的所述幀時(shí)鐘信號接收端子對應(yīng)連接，以使所述串行接收電路根據(jù)所述幀時(shí)鐘信號接收端子接收到的幀時(shí)鐘信號，以及根據(jù)所述位時(shí)鐘生成單元生成的所述位時(shí)鐘信號，對接收到的所述數(shù)據(jù)信息進(jìn)行解串操作。

可選的，所述串行接口電路包括：至少一個(gè)用于傳遞所述數(shù)據(jù)信息的數(shù)據(jù)端子；所述時(shí)鐘生成單元包括：所述位時(shí)鐘生成單元和所述幀時(shí)鐘生成單元；

所述串行接口電路中的每個(gè)所述數(shù)據(jù)端子與所述串行接收電路中的每個(gè)數(shù)據(jù)端子對應(yīng)連接，以使所述串行接收電路根據(jù)所述位時(shí)鐘生成單元生成的所述位時(shí)鐘信號，以及所述幀時(shí)鐘生成單元生成的所述幀時(shí)鐘信號，對接收到的所述數(shù)據(jù)信息進(jìn)行解串操作。

可選的，所述信號采集電路，和/或所述信號接收電路為現(xiàn)場可編程門陣列fpga、專用集成電路asic、或包含有串行接口標(biāo)準(zhǔn)的任意電子電路。

可選的，所述幀時(shí)鐘生成單元與所述位時(shí)鐘生成單元連接，以使所述幀時(shí)鐘生成單元對所述位時(shí)鐘信號進(jìn)行分頻，得到所述幀時(shí)鐘信號；或者，

所述幀時(shí)鐘生成單元為鎖相環(huán)pll電路，或者，

所述幀時(shí)鐘生成單元與向所述信號接收電路提供系統(tǒng)時(shí)鐘的時(shí)鐘單元連接，以使所述幀時(shí)鐘生成單元根據(jù)所述系統(tǒng)時(shí)鐘生成所述幀時(shí)鐘信號。

可選的，所述信號采集電路采集所述數(shù)據(jù)信息的數(shù)據(jù)端子的位數(shù)范圍為2位至1024位。

可選的，所述信號采集電路的采樣位數(shù)的位數(shù)范圍為2位至64位數(shù)據(jù)信息。

可選的，所述采樣位數(shù)為單個(gè)所述數(shù)據(jù)端子傳遞的串行數(shù)據(jù)信息的位數(shù)，或者所述采樣位數(shù)為多個(gè)所述數(shù)據(jù)端子并行傳遞的數(shù)據(jù)信息的位數(shù)。

本發(fā)明還提供一種超聲信號處理系統(tǒng)，包括：超聲探頭、回波信號處理裝置；

所述回波信號處理裝置包括上述任一項(xiàng)所述的信號處理裝置，所述回波信號處理裝置與所述超聲探頭連接，用于采集所述超聲探頭傳遞的回波信號并對所述回波信號進(jìn)行解串操作。

本發(fā)明的信號處理裝置及超聲信號處理系統(tǒng)，該信號處理裝置包括：采集數(shù)據(jù)信息的信號采集電路；用于對數(shù)據(jù)信息進(jìn)行解串操作的信號接收電路；其中，信號接收電路包括：數(shù)據(jù)接收單元、時(shí)鐘生成單元；數(shù)據(jù)接收單元與信號采集電路連接，用于接收信號采集電路采集到的數(shù)據(jù)信息；數(shù)據(jù)接收單元與時(shí)鐘生成單元連接，用于獲取時(shí)鐘生成單元生成的時(shí)鐘信息，根據(jù)時(shí)鐘信息對接收到的數(shù)據(jù)信息進(jìn)行解串操作；其中，數(shù)據(jù)信息包括位數(shù)至少為兩位的數(shù)據(jù)信息。從而實(shí)現(xiàn)時(shí)鐘信號由信號接收電路自身產(chǎn)生，節(jié)省該信號處理裝置的時(shí)鐘信號管腳數(shù)量，從而擺脫時(shí)鐘信號管腳對信號接收電路接收數(shù)據(jù)信息量的制約，可以自由擴(kuò)展其接收數(shù)據(jù)通道的數(shù)量，提升其對超聲回波信號處理能力。

附圖說明

圖1為一示例性實(shí)施例示出的本發(fā)明信號處理裝置的結(jié)構(gòu)示意圖；

圖2a為另一示例性實(shí)施例示出的本發(fā)明信號處理裝置的結(jié)構(gòu)示意圖；

圖2b為另一示例性實(shí)施例示出的本發(fā)明信號處理裝置的結(jié)構(gòu)示意圖；

圖3為另一示例性實(shí)施例示出的本發(fā)明信號處理裝置的結(jié)構(gòu)示意圖；

圖4為本發(fā)明信號處理裝置的數(shù)據(jù)信息與時(shí)鐘信息的時(shí)序關(guān)系圖；

圖5為另一示例性實(shí)施例示出的本發(fā)明信號處理裝置的結(jié)構(gòu)示意圖；

圖6為圖5所示實(shí)施例的數(shù)據(jù)信息與時(shí)鐘信息的時(shí)序關(guān)系圖；

圖7為另一示例性實(shí)施例示出的本發(fā)明信號處理裝置的結(jié)構(gòu)示意圖；

圖8為圖7所示實(shí)施例的數(shù)據(jù)信息與時(shí)鐘信息的時(shí)序關(guān)系圖；

圖9為另一示例性實(shí)施例示出的本發(fā)明信號處理裝置的結(jié)構(gòu)示意圖；

圖10為圖9所示實(shí)施例的數(shù)據(jù)信息與時(shí)鐘信息的時(shí)序關(guān)系圖；

圖11為一示例性實(shí)施例示出的本發(fā)明超聲信號處理系統(tǒng)的結(jié)構(gòu)示意圖。

附圖標(biāo)記：信號處理裝置1、信號采集電路11、adc電路111、串行接口電路112、信號接收電路12、數(shù)據(jù)接收單元(串行接收電路)121、時(shí)鐘生成單元122、位時(shí)鐘生成單元1221、幀時(shí)鐘生成單元1222、數(shù)據(jù)端子a、位時(shí)鐘端子b、位時(shí)鐘信號接收端子b’、幀時(shí)鐘端子c、幀時(shí)鐘信號接收端子c’、超聲探頭2、回波信號處理裝置3。

具體實(shí)施方式

為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

圖1為一示例性實(shí)施例示出的本發(fā)明信號處理裝置的結(jié)構(gòu)示意圖，如圖1所示，本發(fā)明的信號處理裝置1，包括：用于采集數(shù)據(jù)信息的信號采集電路11；用于對數(shù)據(jù)信息進(jìn)行解串操作的信號接收電路12；信號接收電路12包括：數(shù)據(jù)接收單元121、時(shí)鐘生成單元122；數(shù)據(jù)接收單元121與信號采集電路11連接，用于接收信號采集電路11采集到的數(shù)據(jù)信息；數(shù)據(jù)接收單元121與時(shí)鐘生成單元122連接，用于獲取時(shí)鐘生成單元122生成的時(shí)鐘信息，根據(jù)時(shí)鐘信息對接收到的數(shù)據(jù)信息進(jìn)行解串操作；其中，數(shù)據(jù)信息包括位數(shù)至少為兩位的數(shù)據(jù)信息。

具體的，所謂數(shù)據(jù)信息為信號采集電路11發(fā)送的二進(jìn)制(以0、1表示的)數(shù)字串，這些數(shù)字串由與該信號采集電路11連接的信號接收電路12進(jìn)行接收并進(jìn)行解串操作。所謂解串操作為信號接收電路12根據(jù)給定的時(shí)鐘信息對連續(xù)的數(shù)字串進(jìn)行劃分和識別的操作，從而使得連續(xù)的數(shù)字串具有特定的信息含義。本實(shí)施例中，提供給信號接收電路12進(jìn)行解串操作的時(shí)鐘信息由該信號接收電路12自身產(chǎn)生，具體是由其內(nèi)的時(shí)鐘生成單元122生成該時(shí)鐘信息，從而實(shí)現(xiàn)對信號接收電路12內(nèi)的數(shù)據(jù)接收單元121接收到的二進(jìn)制數(shù)字串進(jìn)行解串操作。

由于時(shí)鐘信息可以由信號接收電路12自身產(chǎn)生，而不再如現(xiàn)有技術(shù)中依賴信號采集電路11發(fā)送該時(shí)鐘信息，從而可以節(jié)省信號接收電路12用于接收信號采集電路11發(fā)送時(shí)鐘信息的時(shí)鐘管腳資源，根據(jù)本實(shí)施例提供的方案，本領(lǐng)域技術(shù)人員可以將信號接收電路12中的時(shí)鐘管腳資源與其他需要時(shí)鐘信號通訊的電路連接，或者可以去除信號接收電路12中的時(shí)鐘管腳的設(shè)置，從而簡化硬件設(shè)計(jì)，增加電路集成度。

本實(shí)施例的信號處理裝置，包括采集數(shù)據(jù)信息的信號采集電路；用于對數(shù)據(jù)信息進(jìn)行解串操作的信號接收電路；其中，信號接收電路包括：數(shù)據(jù)接收單元、時(shí)鐘生成單元；數(shù)據(jù)接收單元與信號采集電路連接，用于接收信號采集電路采集到的數(shù)據(jù)信息；數(shù)據(jù)接收單元與時(shí)鐘生成單元連接，用于獲取時(shí)鐘生成單元生成的時(shí)鐘信息，根據(jù)時(shí)鐘信息對接收到的數(shù)據(jù)信息進(jìn)行解串操作；其中，數(shù)據(jù)信息包括位數(shù)至少為兩位的數(shù)據(jù)信息。實(shí)現(xiàn)時(shí)鐘信號由信號接收電路自身產(chǎn)生，節(jié)省該信號處理裝置的時(shí)鐘信號管腳數(shù)量，從而擺脫時(shí)鐘信號管腳對信號接收電路接收數(shù)據(jù)信息量的制約，可以自由擴(kuò)展其接收數(shù)據(jù)通道的數(shù)量，提升其對超聲回波信號處理能力。

圖2a和圖2b為另一示例性實(shí)施例示出的本發(fā)明信號處理裝置的結(jié)構(gòu)示意圖；如圖2a或圖2b所示，在上述實(shí)施例的基礎(chǔ)上，該信號采集電路11可以包括：模數(shù)轉(zhuǎn)換adc電路111、串行接口電路112；模數(shù)轉(zhuǎn)換adc電路111與串行接口電路112分別設(shè)置在同一電路板上，且兩者電氣相連接(如圖2a所示)，也就是說，adc電路111與串行接口電路112是兩個(gè)分體的電路模塊，在同一電路板上將兩者的對應(yīng)接線端子相連接。

或者，串行接口電路112集成在adc電路111的芯片內(nèi)(如圖2b所示)，串行接口電路112成為adc電路111芯片內(nèi)的一部分電路，提供高速串行數(shù)據(jù)的傳輸。相應(yīng)的，與串行接口電路對應(yīng)的數(shù)據(jù)接收單元121可以為串行接收電路121，以接收由adc電路111的串行接口電路112發(fā)送的數(shù)據(jù)信息。需要說明的是，串行接口電路112、串行接收電路121中的串行為一種符合串行電平標(biāo)準(zhǔn)的傳輸接口，其提供數(shù)據(jù)信息的串行傳輸，具體采用哪種串行接口可由本領(lǐng)域技術(shù)人員根據(jù)信號處理裝置的特性自行進(jìn)行確定，例如，在超聲波系統(tǒng)中常采用高速串行接口、低電壓差分信號lvds串行接口對超聲回波信號進(jìn)行信號傳輸?shù)?，本?shí)施例對串行接口的具體類型不作限定。

圖3為另一示例性實(shí)施例示出的本發(fā)明信號處理裝置的結(jié)構(gòu)示意圖；如圖3所示，在上述實(shí)施例的基礎(chǔ)上，時(shí)鐘生成單元122可以包括：位時(shí)鐘生成單元1221，和/或幀時(shí)鐘生成單元1222。

位時(shí)鐘生成單元1221，用于生成與信號采集電路11采集一位數(shù)據(jù)信息所用時(shí)長相等的周期性位時(shí)鐘信號。

幀時(shí)鐘生成單元1222，用于根據(jù)信號采集電路11的采樣位數(shù)，以及信號采集電路11采集一位數(shù)據(jù)信息所用時(shí)長，生成與采樣位數(shù)×采集一位數(shù)據(jù)信息所用時(shí)長相等的周期性幀時(shí)鐘信號。

圖4為本發(fā)明信號處理裝置的數(shù)據(jù)信息與時(shí)鐘信息的時(shí)序關(guān)系圖，如圖4所示，串行接收電路121接收到連續(xù)的二進(jìn)制的數(shù)據(jù)信息，其根據(jù)位時(shí)鐘生成單元1221生成的周期性位時(shí)鐘信號，同步該二進(jìn)制數(shù)據(jù)信息的每個(gè)bit位，并根據(jù)信號采集電路11的采樣位數(shù)確定幀時(shí)鐘信號的周期時(shí)長。圖4時(shí)序關(guān)系圖中的圓圈中的數(shù)字表示的是位時(shí)鐘的標(biāo)號，三角中的數(shù)字表示的是幀時(shí)鐘的標(biāo)號。以超聲波信號采集為例，假設(shè)采樣位數(shù)為3位，超聲回波信號經(jīng)過采集后，有兩個(gè)采樣點(diǎn)，分別是圖示的二進(jìn)制數(shù)據(jù)010(十進(jìn)制表示為2)和011(十進(jìn)制表示為3)。

圖5為另一示例性實(shí)施例示出的本發(fā)明信號處理裝置的結(jié)構(gòu)示意圖；圖6為圖5所示實(shí)施例的數(shù)據(jù)信息與時(shí)鐘信息的時(shí)序關(guān)系圖；如圖5和圖6所示，在上述實(shí)施例的基礎(chǔ)上，串行接口電路112包括：至少一個(gè)用于傳遞數(shù)據(jù)信息的數(shù)據(jù)端子a(圖5給出了一個(gè)8位數(shù)據(jù)通道的adc電路的例子)，還包括：用于傳輸位時(shí)鐘信號的位時(shí)鐘端子b；相應(yīng)的，串行接收電路121包括：位時(shí)鐘信號接收端子b’；時(shí)鐘生成單元122包括：幀時(shí)鐘生成單元1222；

串行接口電路112中的每個(gè)數(shù)據(jù)端子a與串行接收電路121中的每個(gè)數(shù)據(jù)端子a對應(yīng)連接；

串行接口電路112中的位時(shí)鐘端子b與串行接收電路121中的位時(shí)鐘信號接收端子b’對應(yīng)連接，以使串行接收電路121根據(jù)位時(shí)鐘信號接收端子b’接收到的位時(shí)鐘信號，以及根據(jù)幀時(shí)鐘生成單元1222生成的幀時(shí)鐘信號，對接收到的數(shù)據(jù)信息進(jìn)行解串操作。

如圖6所示，串行接收電路121接收來自adc電路111的串行接口電路112發(fā)送的數(shù)據(jù)信息，該數(shù)據(jù)信息可以是串行接口電路112中某數(shù)據(jù)通道#n(a1～a8)的數(shù)據(jù)，還接收串行接口電路112中位時(shí)鐘端子b發(fā)送的位時(shí)鐘信號。串行接收電路121利用位時(shí)鐘信號接收端子b’接收到的該位時(shí)鐘信號，以及幀時(shí)鐘生成單元1222生成的幀時(shí)鐘信號對數(shù)據(jù)通道#n的數(shù)據(jù)信息進(jìn)行位解串和幀解串。

圖7為另一示例性實(shí)施例示出的本發(fā)明信號處理裝置的結(jié)構(gòu)示意圖；圖8為圖7所示實(shí)施例的數(shù)據(jù)信息與時(shí)鐘信息的時(shí)序關(guān)系圖；如圖7和圖8所示，在上述實(shí)施例的基礎(chǔ)上，串行接口電路112包括：至少一個(gè)用于傳遞數(shù)據(jù)信息的數(shù)據(jù)端子a，還包括：用于傳輸幀時(shí)鐘信號的幀時(shí)鐘端子c；相應(yīng)的，串行接收電路121包括：幀時(shí)鐘信號接收端子c’；時(shí)鐘生成單元122包括：位時(shí)鐘生成單元1221；

串行接口電路112中的每個(gè)數(shù)據(jù)端子a與串行接收電路121中的每個(gè)數(shù)據(jù)端子a對應(yīng)連接；

串行接口電路112中的幀時(shí)鐘端子c與串行接收電路121中的幀時(shí)鐘信號接收端子c’對應(yīng)連接，以使串行接收電路121根據(jù)幀時(shí)鐘信號接收端子c’接收到的幀時(shí)鐘信號，以及根據(jù)位時(shí)鐘生成單元1221生成的位時(shí)鐘信號，對接收到的數(shù)據(jù)信息進(jìn)行解串操作。

如圖8所示，串行接收電路121接收來自adc電路111的串行接口電路112發(fā)送的數(shù)據(jù)信息，該數(shù)據(jù)信息可以是串行接口電路112中某數(shù)據(jù)通道#n(a1～a8)的數(shù)據(jù)，還接收串行接口電路112中幀時(shí)鐘端子c發(fā)送的幀時(shí)鐘信號。串行接收電路121利用幀時(shí)鐘信號接收端子c’接收到的該幀時(shí)鐘信號，以及位時(shí)鐘生成單元1221生成的位時(shí)鐘信號對數(shù)據(jù)通道#n的數(shù)據(jù)信息進(jìn)行位解串和幀解串。

圖9為另一示例性實(shí)施例示出的本發(fā)明信號處理裝置的結(jié)構(gòu)示意圖；圖10為圖9所示實(shí)施例的數(shù)據(jù)信息與時(shí)鐘信息的時(shí)序關(guān)系圖；如圖9和圖10所示，在上述實(shí)施例的基礎(chǔ)上，串行接口電路112包括：至少一個(gè)用于傳遞數(shù)據(jù)信息的數(shù)據(jù)端子a；時(shí)鐘生成單元122包括：位時(shí)鐘生成單元1221和幀時(shí)鐘生成單元1222；

串行接口電路112中的每個(gè)數(shù)據(jù)端子a與串行接收電路121中的每個(gè)數(shù)據(jù)端子a對應(yīng)連接，以使串行接收電路121根據(jù)位時(shí)鐘生成單元1221生成的位時(shí)鐘信號，以及幀時(shí)鐘生成單元1222生成的幀時(shí)鐘信號，對接收到的數(shù)據(jù)信息進(jìn)行解串操作。

如圖10所示，串行接收電路121接收來自adc電路111的串行接口電路112發(fā)送的數(shù)據(jù)信息，該數(shù)據(jù)信息可以是串行接口電路112中某數(shù)據(jù)通道#n(a1～a8)的數(shù)據(jù)，串行接收電路121根據(jù)位時(shí)鐘生成單元1221生成的位時(shí)鐘信號，以及幀時(shí)鐘生成單元1222生成的幀時(shí)鐘信號對數(shù)據(jù)通道#n的數(shù)據(jù)信息進(jìn)行位解串和幀解串，不用再依賴位時(shí)鐘信號接收端子b’或是幀時(shí)鐘信號接收端子c’接收來自adc電路111的時(shí)鐘信號，簡化了信號處理裝置1的硬件設(shè)計(jì)，節(jié)省串行接收電路121中的稀少、寶貴的時(shí)鐘管腳資源，對于超聲系統(tǒng)來說，為進(jìn)一步增加超聲系統(tǒng)中的通道數(shù)提供了可能。其中，在串行接收電路121的硬件中可以保留位時(shí)鐘信號接收端子b’、幀時(shí)鐘信號接收端子c’使其與其他芯片的時(shí)鐘信號管腳連接，以接收特定的時(shí)鐘信號；也可以去除位時(shí)鐘信號接收端子b’、幀時(shí)鐘信號接收端子c’的時(shí)鐘管腳，從而簡化硬件設(shè)計(jì)，增加電路集成度。

可選的，信號采集電路11，和/或信號接收電路12為現(xiàn)場可編程門陣列(fieldprogrammablegatearray，簡稱“fpga”)、專用集成電路(applicationspecificintegratedcircuit，簡稱“asic”)、或包含有串行接口標(biāo)準(zhǔn)的任意電子電路。

可選的，幀時(shí)鐘生成單元1222與位時(shí)鐘生成單元1221連接，以使幀時(shí)鐘生成單元1222對位時(shí)鐘信號進(jìn)行分頻，得到幀時(shí)鐘信號；或者，

幀時(shí)鐘生成單元1222為鎖相環(huán)電路(phaselockedloop，簡稱“pll”)，或者，

幀時(shí)鐘生成單元1222與向信號接收電路12提供系統(tǒng)時(shí)鐘的時(shí)鐘單元連接，以使幀時(shí)鐘生成單元1222根據(jù)系統(tǒng)時(shí)鐘生成幀時(shí)鐘信號。

需要注意的是，在信號接收電路12內(nèi)部產(chǎn)生的位時(shí)鐘信號、幀時(shí)鐘信號與信號采集電路11發(fā)送的時(shí)鐘信號是具有相同性質(zhì)的位時(shí)鐘、幀時(shí)鐘信號，以保證解串的正確性。

可選的，信號采集電路11采集數(shù)據(jù)信息的數(shù)據(jù)端子a的位數(shù)范圍為2位至1024位。

可選的，信號采集電路11的采樣位數(shù)的位數(shù)范圍為2位至64位數(shù)據(jù)信息。

可選的，采樣位數(shù)為單個(gè)數(shù)據(jù)端子a傳遞的串行數(shù)據(jù)信息的位數(shù)，或者采樣位數(shù)為多個(gè)數(shù)據(jù)端子a并行傳遞的數(shù)據(jù)信息的位數(shù)。

圖11為一示例性實(shí)施例示出的本發(fā)明超聲信號處理系統(tǒng)的結(jié)構(gòu)示意圖，如圖11所示，本實(shí)施例提供一種超聲信號處理系統(tǒng)，包括：超聲探頭2、回波信號處理裝置3；回波信號處理裝置3包括上述任一實(shí)施例所述的信號處理裝置1，回波信號處理裝置3與超聲探頭2連接，用于采集超聲探頭2傳遞的回波信號并對回波信號進(jìn)行解串操作。其中，回波信號處理裝置3中用于數(shù)據(jù)信息傳輸?shù)慕涌诳梢詾閘vds高速串行接口。

本領(lǐng)域普通技術(shù)人員可以理解：實(shí)現(xiàn)上述各方法實(shí)施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成。前述的程序可以存儲于一計(jì)算機(jī)可讀取存儲介質(zhì)中。該程序在執(zhí)行時(shí)，執(zhí)行包括上述各方法實(shí)施例的步驟；而前述的存儲介質(zhì)包括：rom、ram、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。

最后應(yīng)說明的是：以上各實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。