1.一種降低示波器外觸發(fā)波形抖動的系統(tǒng),其特征在于，包括：
外觸發(fā)通道，用于接收待測信號；
比較模塊，用于將外觸發(fā)通道輸出的信號與比較電平比較，將外觸發(fā)通道輸出的信號轉(zhuǎn)換為高低電平的外觸發(fā)信號；
觸發(fā)控制模塊，用于產(chǎn)生一個頻率為系統(tǒng)時鐘頻率的K倍的外觸發(fā)時鐘；根據(jù)所述外觸發(fā)時鐘和外觸發(fā)信號，生成外觸發(fā)脈沖信號；K大于1；
所述外觸發(fā)通道的輸出端通過比較模塊連接觸發(fā)控制模塊。
2.如權(quán)利要求1所述的降低示波器外觸發(fā)波形抖動的系統(tǒng)，其特征在于，所述系統(tǒng)還包括與所述觸發(fā)控制模塊連接的外觸發(fā)脈沖擴展電路，用于對所述外觸發(fā)脈沖信號進行線性展寬。
3.如權(quán)利要求2所述的降低示波器外觸發(fā)波形抖動的系統(tǒng)，其特征在于，所述觸發(fā)控制模塊包括：
鎖相環(huán)，用于從待測信號的隨路時鐘中恢復(fù)出系統(tǒng)時鐘，并產(chǎn)生一個頻率為所述系統(tǒng)時鐘頻率的K倍的外觸發(fā)時鐘；
外觸發(fā)脈沖生成單元，用于根據(jù)所述外觸發(fā)時鐘和外觸發(fā)信號，生成外觸發(fā)脈沖信號以控制波形采集；
時間片檢測單元，用于根據(jù)所述外觸發(fā)時鐘將系統(tǒng)時鐘周期分為K個時間片，并檢測出所述外觸發(fā)脈沖信號的發(fā)生時間所處的時間片；
擴展脈沖寬度統(tǒng)計單元，用于統(tǒng)計線性展寬后的外觸發(fā)脈沖信號的寬度，結(jié)合外觸發(fā)脈沖信號所處的時間片得到觸發(fā)校正值，以對采集波形進行位置校正；
所述鎖相環(huán)的外觸發(fā)時鐘輸出端連接外觸發(fā)脈沖生成單元的第一輸入端、時間片檢測單元的第一輸入端和擴展脈沖寬度統(tǒng)計單元的第一輸入端；所述外觸發(fā)脈沖生成單元的第二輸入端連接比較模塊的輸出端，所述外觸發(fā)脈沖生成單元的輸出端連接外觸發(fā)脈沖擴展電路的輸入端和時間片檢測單元的第二輸入端，所述時間片檢測單元的輸出端連接擴展脈沖寬度統(tǒng)計單元的第二輸入端，所述外觸發(fā)脈沖擴展電路的輸出端連接擴展脈沖寬度統(tǒng)計單元的第三輸入端。
4.如權(quán)利要求2或3所述的降低示波器外觸發(fā)波形抖動的系統(tǒng)，其特征在于，所述系統(tǒng)還包括串接在外觸發(fā)通道和比較模塊之間的外觸發(fā)通道放大耦合電路，用于對外觸發(fā)通道輸出的信號進行增益控制及交流、直流耦合。
5.如權(quán)利要求3所述的降低示波器外觸發(fā)波形抖動的系統(tǒng)，其特征在于，所述系統(tǒng)還包括：
模擬通道，用于接收所述待測信號；
波形通道放大及耦合電路，用于對模擬通道輸出的信號進行增益控制及交流、直流耦合；
模數(shù)轉(zhuǎn)換器，用于將模擬波形信號轉(zhuǎn)換為數(shù)字波形信號；
所述模擬通道的輸出端通過波形通道放大及耦合電路連接模數(shù)轉(zhuǎn)換器的輸入端，所述模數(shù)轉(zhuǎn)換器的輸出端連接鎖相環(huán)。
6.如權(quán)利要求5所述的降低示波器外觸發(fā)波形抖動的系統(tǒng)，其特征在于，所述觸發(fā)控制模塊還包括：
ADC接口；
降采樣及存儲模塊，用于對ADC接口輸出的并行數(shù)據(jù)流進行降采樣和/或存儲；
ADC接口的輸入端連接模數(shù)轉(zhuǎn)換器的輸出端，ADC接口的輸出端連接降采樣及存儲模塊，所述降采樣及存儲模塊還連接鎖相環(huán)的系統(tǒng)時鐘輸出端。
7.如權(quán)利要求6所述的降低示波器外觸發(fā)波形抖動的系統(tǒng)，其特征在于，所述觸發(fā)控制模塊包括數(shù)字芯片。
8.一種數(shù)字芯片，其特征在于，包括：
鎖相環(huán)，用于從示波器待測信號的隨路時鐘中恢復(fù)出系統(tǒng)時鐘，并產(chǎn)生一個頻率為所述系統(tǒng)時鐘頻率的K倍的外觸發(fā)時鐘；
外觸發(fā)脈沖生成單元，用于接收外部輸入的外觸發(fā)信號，根據(jù)所述外觸發(fā)信號和外觸發(fā)時鐘生成外觸發(fā)脈沖信號以控制波形采集；
時間片檢測單元，用于根據(jù)所述外觸發(fā)時鐘將系統(tǒng)時鐘周期分為K個時間片，并檢測出所述外觸發(fā)脈沖信號的發(fā)生時間所處的時間片；
擴展脈沖寬度統(tǒng)計單元，用于接收線性展寬后的外觸發(fā)脈沖信號，并統(tǒng)計線性展寬后的外觸發(fā)脈沖信號的寬度，結(jié)合外觸發(fā)脈沖信號所處的時間片得到觸發(fā)校正值，以對采集波形進行位置校正；
所述鎖相環(huán)的外觸發(fā)時鐘輸出端連接外觸發(fā)脈沖生成單元、時間片檢測單元和擴展脈沖寬度統(tǒng)計單元；所述外觸發(fā)脈沖生成單元通過時間片檢測單元連接擴展脈沖寬度統(tǒng)計單元。
9.如權(quán)利要求8所述的數(shù)字芯片，其特征在于，所述數(shù)字芯片還包括：
ADC接口；
降采樣及存儲模塊，用于對ADC接口輸出的并行數(shù)據(jù)流進行降采樣和/或存儲；
ADC接口的輸出端連接降采樣及存儲模塊，所述降采樣及存儲模塊還連接鎖相環(huán)的系統(tǒng)時鐘輸出端。
10.一種示波器，其特征在于，包括如權(quán)利要求1-7任意一項所述的降低示波器外觸發(fā)波形抖動的系統(tǒng)，或者，包括如權(quán)利要求8或9所述的數(shù)字芯片。