本申請(qǐng)涉及芯片設(shè)計(jì)領(lǐng)域，具體而言，涉及一種芯片及電子設(shè)備。

背景技術(shù)：

1、隨著集成電路的復(fù)雜度不斷增加，為了能有效的篩選出芯片的故障、減少測(cè)試時(shí)間，掃描鏈測(cè)試技術(shù)發(fā)揮了重要作用。集成電路規(guī)模的不斷發(fā)展，為避免掃描鏈(scanchain)過(guò)長(zhǎng)不利于測(cè)試，就需要引入嵌入式確定性測(cè)試(embedded?deterministictesting，簡(jiǎn)稱edt)壓縮技術(shù)，增加掃描鏈數(shù)量，減小掃描鏈的長(zhǎng)度。掃描鏈數(shù)量不斷增加，而芯片的輸入輸出(input/output，簡(jiǎn)稱i/o)資源卻相對(duì)有限，因此需要分時(shí)復(fù)用i/o資源。

2、目前業(yè)界常用的引腳復(fù)用(pin?multiplexing，簡(jiǎn)稱pinmux)方法，是將不同模塊進(jìn)行分組，并對(duì)其分配固定的i/o資源。但是在芯片設(shè)計(jì)早期，無(wú)法準(zhǔn)確判斷出各模塊的復(fù)雜程度以及各模塊的功耗分布情況，最優(yōu)分組策略需要在簽發(fā)(signoff)甚至是流片后才能得到，傳統(tǒng)分組方法i/o分配是固定的，無(wú)法再根據(jù)最優(yōu)分組進(jìn)行設(shè)計(jì)調(diào)整，容易造成i/o分配不合理，導(dǎo)致復(fù)雜模塊沒(méi)有獲得足夠數(shù)量的i/o資源，造成測(cè)試時(shí)間長(zhǎng)，功耗分布不均，引起器件壓降等問(wèn)題。

3、綜上，針對(duì)相關(guān)技術(shù)中大規(guī)模復(fù)雜芯片i/o分配不合理、測(cè)試時(shí)間長(zhǎng)的問(wèn)題，還沒(méi)有很好的解決方法。

技術(shù)實(shí)現(xiàn)思路

1、本申請(qǐng)實(shí)施例提供了一種芯片及電子設(shè)備，以至少解決相關(guān)技術(shù)中大規(guī)模復(fù)雜芯片i/o分配不合理、測(cè)試時(shí)間長(zhǎng)的問(wèn)題。

2、根據(jù)本申請(qǐng)的一個(gè)實(shí)施例，提供了一種芯片，該芯片包括多個(gè)芯片端口、端口復(fù)用邏輯模塊和掃描測(cè)試邏輯模塊，其中：所述端口復(fù)用邏輯模塊具有多組第一端口和多組第二端口，所述多個(gè)芯片端口根據(jù)預(yù)設(shè)顆粒度被分為多組；每組芯片端口連接至所述端口復(fù)用邏輯模塊的所述多組第一端口和所述多組第二端口中的至少一組，所述端口復(fù)用邏輯模塊的所述多組第一端口或所述多組第二端口連接至所述掃描測(cè)試邏輯模塊；所述端口復(fù)用邏輯模塊用于根據(jù)控制指令以所述預(yù)設(shè)顆粒度為單位控制所述芯片端口和所述掃描測(cè)試邏輯模塊之間的通路的選通。

3、根據(jù)本申請(qǐng)的又一個(gè)實(shí)施例，還提供了一種電子設(shè)備，包括上述任一項(xiàng)實(shí)施例中的芯片。

4、通過(guò)本申請(qǐng)實(shí)施例，設(shè)計(jì)了一種芯片，通過(guò)設(shè)置i/o分配的顆粒度提高了i/o分配的自由度，以顆粒度為單位控制輸入端口與輸出端口之間的導(dǎo)通關(guān)系，可以解決了相關(guān)技術(shù)中大規(guī)模復(fù)雜芯片i/o分配不合理、測(cè)試時(shí)間長(zhǎng)的問(wèn)題，在測(cè)試階段也能對(duì)i/o資源進(jìn)行動(dòng)態(tài)調(diào)整，有效減小芯片測(cè)試時(shí)間。

技術(shù)特征：

1.一種芯片，其特征在于，所述芯片包括多個(gè)芯片端口、端口復(fù)用邏輯模塊和掃描測(cè)試邏輯模塊，其中：

2.根據(jù)權(quán)利要求1所述的芯片，其特征在于，

3.根據(jù)權(quán)利要求2所述的芯片，其特征在于，

4.根據(jù)權(quán)利要求3所述的芯片，其特征在于，

5.根據(jù)權(quán)利要求2所述的芯片，其特征在于，

6.根據(jù)權(quán)利要求5所述的芯片，其特征在于，

7.根據(jù)權(quán)利要求1所述的芯片，其特征在于，

8.根據(jù)權(quán)利要求7所述的芯片，其特征在于，

9.根據(jù)權(quán)利要求8所述的芯片，其特征在于，

10.根據(jù)權(quán)利要求7所述的芯片，其特征在于，

11.根據(jù)權(quán)利要求10所述的芯片，其特征在于，

12.根據(jù)權(quán)利要求1至11任一項(xiàng)中所述的芯片，其特征在于，

13.根據(jù)權(quán)利要求12中所述的芯片，其特征在于，

14.根據(jù)權(quán)利要求13中所述的芯片，其特征在于，所述芯片還包括：

15.一種電子設(shè)備，其特征在于，所述電子設(shè)備包括所述權(quán)利要求1至14任一項(xiàng)中所述的芯片。

技術(shù)總結(jié)
本申請(qǐng)實(shí)施例提供了一種芯片及電子設(shè)備，該芯片包括：多個(gè)芯片端口、端口復(fù)用邏輯模塊和掃描測(cè)試邏輯模塊，端口復(fù)用邏輯模塊具有多組第一端口和多組第二端口，多個(gè)芯片端口根據(jù)預(yù)設(shè)顆粒度被分為多組；每組芯片端口連接至端口復(fù)用邏輯模塊的多組第一端口和多組第二端口中的至少一組，端口復(fù)用邏輯模塊的多組第一端口或多組第二端口連接至掃描測(cè)試邏輯模塊；端口復(fù)用邏輯模塊用于根據(jù)控制指令以預(yù)設(shè)顆粒度為單位控制芯片端口和掃描測(cè)試邏輯模塊之間的通路的選通。本申請(qǐng)實(shí)施例可以解決相關(guān)技術(shù)中大規(guī)模復(fù)雜芯片I/O分配不合理、測(cè)試時(shí)間長(zhǎng)的問(wèn)題，通過(guò)設(shè)置I/O分配的顆粒度提高了I/O分配的自由度，在測(cè)試階段對(duì)I/O資源進(jìn)行動(dòng)態(tài)調(diào)整，減小芯片測(cè)試時(shí)間。

技術(shù)研發(fā)人員：彭敏強(qiáng),程琪,陳曦午,黃小斌
受保護(hù)的技術(shù)使用者：深圳市中興微電子技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9