本公開總體上涉及電路，并且在具體的實(shí)施例中涉及用于測試電路的系統(tǒng)和方法。

背景技術(shù)：

1、鎖相環(huán)(pll)是生成具有相應(yīng)的相位的輸出信號的控制系統(tǒng)，相應(yīng)的相位與相應(yīng)的輸入信號的相位有關(guān)。存在多種類型的pll，其中最簡單的pll是具有被一起耦合在反饋環(huán)中的可變頻率振蕩器和相位檢測器的電路。施加的電壓成比例地控制可變頻率振蕩器的頻率和相位。因此，可變頻率振蕩器也被稱為壓控振蕩器(vco)。振蕩器產(chǎn)生具有特定頻率的周期信號，并且相位檢測器隨后將周期信號的相位與輸入的周期信號的相應(yīng)的相位進(jìn)行比較。這允許調(diào)整振蕩器以維持輸入的周期信號與輸出的周期信號之間的相位匹配。

2、保持輸入相位和輸出相位同步也表示保持輸入頻率和輸出頻率相同。因此，除同步信號之外，鎖相環(huán)可以追蹤輸入頻率，或它可以生成等于輸入頻率的倍數(shù)的頻率。這些特征被用于計(jì)算機(jī)時鐘同步、解調(diào)以及頻率合成。

3、鎖相環(huán)被廣泛地用于無線電、電信、計(jì)算機(jī)以及其他電子應(yīng)用，諸如針對汽車應(yīng)用的片上系統(tǒng)。它們可以被用于解調(diào)信號，從噪聲通信信道恢復(fù)信號，以輸入頻率的倍數(shù)生成穩(wěn)定頻率(頻率合成)，或者在諸如微處理器之類的數(shù)字邏輯電路中分配精確定時的時鐘脈沖。由于單一集成電路現(xiàn)在可以提供完整的鎖相環(huán)構(gòu)建塊，因此該技術(shù)被廣泛地用于現(xiàn)代電子設(shè)備，其中輸出頻率從一赫茲的一小部分直到許多吉赫茲。因此，期望用于測試鎖相環(huán)的新的解決方案。

技術(shù)實(shí)現(xiàn)思路

1、根據(jù)一個實(shí)施例，一種用于測試電路的系統(tǒng)包括：鎖相環(huán)；測試邏輯電路，測試邏輯電路被耦合到鎖相環(huán)，測試邏輯電路被配置為使用參考時鐘作為參考對鎖相環(huán)的時鐘周期的數(shù)目計(jì)數(shù)，參考時鐘被耦合到測試邏輯電路；以及測試控制器，測試控制器被耦合到鎖相環(huán)和測試邏輯電路，測試控制器被配置為利用從測試邏輯電路所接收的時鐘周期的所計(jì)數(shù)的數(shù)目測量鎖相環(huán)的時鐘頻率。

2、根據(jù)另一實(shí)施例，一種用于測試電路的系統(tǒng)包括：鎖相環(huán)；測試邏輯電路，測試邏輯電路被耦合到鎖相環(huán)，測試邏輯電路包括：鎖定周期計(jì)數(shù)器，鎖定周期計(jì)數(shù)器被配置為對鎖相環(huán)的激活時間與鎖相環(huán)的鎖定狀態(tài)時間之間的參考時鐘的周期的數(shù)目計(jì)數(shù)，參考時鐘被耦合到測試邏輯電路；以及快速周期計(jì)數(shù)器，快速周期計(jì)數(shù)器被配置為使用參考時鐘作為參考對鎖相環(huán)的快速時鐘周期的數(shù)目計(jì)數(shù)；以及測試控制器，測試控制器被耦合到鎖相環(huán)和測試邏輯電路，測試控制器被配置為從鎖定周期計(jì)數(shù)器接收鎖定周期計(jì)數(shù)信號并且從快速周期計(jì)數(shù)器接收快速周期計(jì)數(shù)信號。

3、根據(jù)又一實(shí)施例，一種用于測試電路的方法包括：利用測試控制器啟用測試邏輯電路，測試邏輯電路被耦合到鎖相環(huán)和測試控制器；利用測試邏輯電路使用參考時鐘作為參考對鎖相環(huán)的時鐘周期的數(shù)目計(jì)數(shù)，參考時鐘被耦合到測試邏輯電路；以及利用測試控制器使用時鐘周期的所計(jì)數(shù)的數(shù)目確定鎖相環(huán)的時鐘頻率。

4、將要理解的是，上述總體的描述和下述詳細(xì)的描述兩者都僅是示例性且說明性的，并且不會限制本公開，正如要求的那樣。

技術(shù)特征：

1.一種用于測試電路的系統(tǒng)，所述系統(tǒng)包括：

2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述測試邏輯電路還被配置為對所述鎖相環(huán)的激活時間與所述鎖相環(huán)的鎖定狀態(tài)時間之間的所述參考時鐘的周期的數(shù)目計(jì)數(shù)。

3.根據(jù)權(quán)利要求2所述的系統(tǒng)，其中所述測試邏輯電路還被配置為基于所述鎖相環(huán)的所述激活時間與所述鎖相環(huán)的所述鎖定狀態(tài)時間之間的所述參考時鐘的所述周期的所計(jì)數(shù)的所述數(shù)目，向所述測試控制器提供鎖定狀況信號。

4.根據(jù)權(quán)利要求2所述的系統(tǒng)，其中所述測試邏輯電路包括參考周期計(jì)數(shù)器，所述參考周期計(jì)數(shù)器被配置為設(shè)置窗口，在所述窗口上，所述鎖相環(huán)的所述時鐘周期的所述數(shù)目被計(jì)數(shù)。

5.根據(jù)權(quán)利要求4所述的系統(tǒng)，其中所述測試邏輯電路還包括延遲參考計(jì)數(shù)器，所述延遲參考計(jì)數(shù)器被配置為在延遲時間之后啟用所述參考周期計(jì)數(shù)器。

6.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述測試邏輯電路包括時鐘門控單元，所述時鐘門控單元被配置為門控來自所述鎖相環(huán)的時鐘信號。

7.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述測試控制器使用高級外部設(shè)備總線接口被控制，所述高級外部設(shè)備總線接口通過橋被耦合到所述測試控制器。

8.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述測試控制器還被配置為使用ieee?1149.1、ieee?1149.x、ieee?1500或者ieee?1687接口。

9.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述測試控制器還被配置為運(yùn)行內(nèi)建自測試。

10.一種用于測試電路的系統(tǒng)，所述系統(tǒng)包括：

11.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中所述鎖定周期計(jì)數(shù)器還被配置為向所述測試控制器提供鎖定狀況信號。

12.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中所述快速周期計(jì)數(shù)器還被配置為向所述測試控制器提供快速狀況信號。

13.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中所述測試邏輯電路還包括鎖定比較器，所述鎖定比較器被配置為執(zhí)行來自所述鎖定周期計(jì)數(shù)器的鎖定周期的被測量的數(shù)目與鎖定周期的預(yù)期最大數(shù)目之間的比較。

14.根據(jù)權(quán)利要求13所述的系統(tǒng)，其中所述鎖定周期的所述預(yù)期最大數(shù)目從所述測試控制器被提供到所述鎖定比較器。

15.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中所述測試邏輯電路還包括快速周期比較器，所述快速周期比較器被配置為執(zhí)行來自所述快速周期計(jì)數(shù)器的快速時鐘周期的被測量的數(shù)目與快速時鐘周期的預(yù)期數(shù)目之間的比較。

16.根據(jù)權(quán)利要求15所述的系統(tǒng)，其中所述快速周期比較器還被配置為使用范圍執(zhí)行來自所述快速周期計(jì)數(shù)器的所述快速時鐘周期的被測量的所述數(shù)目與所述快速時鐘周期的所述預(yù)期數(shù)目之間的比較，所述范圍延伸到所述快速時鐘周期的所述預(yù)期數(shù)目以上和以下達(dá)快速時鐘范圍。

17.根據(jù)權(quán)利要求16所述的系統(tǒng)，其中所述快速時鐘周期的所述預(yù)期數(shù)目以及所述快速周期范圍從所述測試控制器被提供到所述快速周期比較器。

18.一種用于測試電路的方法，所述方法包括：

19.根據(jù)權(quán)利要求18所述的方法，還包括：利用所述測試邏輯電路對所述鎖相環(huán)的激活時間與所述鎖相環(huán)的鎖定狀態(tài)時間之間的所述參考時鐘的周期的數(shù)目計(jì)數(shù)。

20.根據(jù)權(quán)利要求18所述的方法，其中利用所述測試控制器確定所述鎖相環(huán)的所述時鐘頻率發(fā)生在應(yīng)用的運(yùn)行時間期間，所述應(yīng)用在裝置上被運(yùn)行，所述裝置包括所述測試邏輯電路、所述測試控制器以及所述鎖相環(huán)。

技術(shù)總結(jié)
本公開的實(shí)施例涉及用于測試電路的系統(tǒng)和方法。用于測試電路的系統(tǒng)包括鎖相環(huán)、測試邏輯電路和測試控制器。測試邏輯電路被耦合到鎖相環(huán)。測試邏輯電路被配置為使用參考時鐘作為參考對鎖相環(huán)的時鐘周期的數(shù)目計(jì)數(shù)。參考時鐘被耦合到測試邏輯電路。測試控制器被耦合到鎖相環(huán)和測試邏輯電路。測試控制器被配置為利用從測試邏輯電路所接收的時鐘周期的所計(jì)數(shù)的數(shù)目測量鎖相環(huán)的時鐘頻率。

技術(shù)研發(fā)人員：M·卡薩爾薩
受保護(hù)的技術(shù)使用者：意法半導(dǎo)體國際公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/2