本發(fā)明屬于電路檢驗，具體涉及一種時鐘頻率檢驗方法、電路、介質及設備。

背景技術：

1、在片上系統(tǒng)通信過程中，系統(tǒng)的穩(wěn)定性要求很高。而時鐘是整個系統(tǒng)初始化，正常工作流程中至關重要的信號，一旦輸入時鐘頻率出現(xiàn)異常可能導致整個系統(tǒng)無法正常運行。因此，需要對系統(tǒng)的輸入時鐘進行頻率檢驗。

2、目前，常用的時鐘頻率檢驗方法多采用計數(shù)器實現(xiàn)，待測時鐘的翻轉次數(shù)由零開始計數(shù)，當計數(shù)到某一閾值后清零。如在一定的參考時鐘翻轉周期內，檢測到待測時鐘的翻轉次數(shù)為某一固定值，則判定待測時鐘的頻率正確，若待測時鐘的翻轉次數(shù)大于或小于該固定值，則判定待測試時鐘頻率錯誤。

3、考慮到待測時鐘與參考時鐘并不同步，其相互間存在脈沖相位差（clock?skew）且相位差隨時間變化而變化,使得待測時鐘與參考時鐘間的相位關系未知。同時，待測時鐘與參考時鐘均存在時鐘抖動，因此盲目地計數(shù)并不能得到準確的檢測結果。同時，上述方法其檢測時間并不確定，若檢測時間過短，將導致待測時鐘的頻率異常無法被檢出；若檢測時間過長，將導致系統(tǒng)功耗增加并可能影響系統(tǒng)的后續(xù)操作，如時鐘修復或其他功能。

技術實現(xiàn)思路

1、本發(fā)明所要解決的技術問題在于針對上述現(xiàn)有技術中的不足，提供一種時鐘頻率檢驗方法、電路、介質及設備，用于解決現(xiàn)有技術中由于待測時鐘與參考時鐘相位差未知，且待測時鐘與參考時鐘均帶有時鐘抖動情況下的無法準確檢測待測時鐘頻率是否為標定值，以及檢測精度無法控制的技術問題。

2、本發(fā)明采用以下技術方案：

3、一種時鐘頻率檢驗方法，包括以下步驟：

4、s1、根據待測時鐘信號和輸入的分頻系數(shù)a，分頻系數(shù)b值，對待測時鐘信號和參考時鐘信號進行分頻處理，得到分頻后的待測時鐘信號和分頻后的參考時鐘信號；

5、s2、將分頻后的待測時鐘信號從零開始進行上升沿計數(shù)得到計數(shù)值a，同時將分頻后的參考時鐘信號進行上升沿計數(shù)得到計數(shù)值b；

6、s3、將計數(shù)值a轉為格雷碼，同步后再由格雷碼轉為標準二進制碼a’；將計數(shù)值b處理得到計數(shù)值b’，將標準二進制碼a’和計數(shù)值b’作為參考時鐘域下的一組同步信號；

7、s4、在參考時鐘信號的時鐘域下，每次參考時鐘的上升沿處，比較同步信號a’和b’的值，根據待測時鐘頻率與標定值輸出對應的高電平或低電平。

8、優(yōu)選地，步驟s3中，使用參考時鐘信號進行兩級同步，同步后再由格雷碼轉為標準二進制碼a’；將計數(shù)值b進行延遲兩拍處理得到計數(shù)值b’。

9、優(yōu)選地，步驟s4中，當計數(shù)時間達到檢測窗大小時，查看差值的數(shù)值，若數(shù)值不等于+1，-1，0中的任一值，則判定待測時鐘的頻率與標定值不符，輸出高電平；否則，判定待測時鐘頻率與標定值相符，輸出低電平。

10、優(yōu)選地，當同步信號a’或b’的值有變化且a’≠b’，將差值自增，若同步信號a’＝b’將差值自減。

11、優(yōu)選地，檢測窗計算如下：

12、

13、其中，為待測時鐘周期，為需要檢出的待測時鐘的頻率誤差最大值。

14、本發(fā)明的另一技術方案是，一種時鐘頻率檢驗電路，利用所述的時鐘頻率檢驗方法，包括分頻器a和分頻器b；待測時鐘信號與參考時鐘信號分別進入分頻器a和分頻器b進行分頻操作，分頻后的待測時鐘信號進入計數(shù)器a，然后輸出待測時鐘計數(shù)值進入同步器a，同步器a輸出同步后的待測時鐘計數(shù)值a’，并將此計數(shù)值a’輸入至比較器；對于參考時鐘信號，分頻器b輸出分頻后的參考時鐘至計數(shù)器b并輸出計數(shù)值b，將同步器b同步后得到計數(shù)值b’輸入至比較器，將比較器的輸出作為檢測結果。

15、優(yōu)選地，分頻器a的輸入端連接待測時鐘信號和分頻系數(shù)a，分頻器a的輸出端連接計數(shù)器a的輸入端；計數(shù)器a的輸出端連接同步器a的輸入端；

16、分頻器b的輸入端連接參考時鐘信號和分頻系數(shù)b，分頻器b的輸出端連接計數(shù)器b的輸入端；計數(shù)器b的輸出端連接同步器b的輸入端。

17、優(yōu)選地，每個同步器內包含兩級寄存器，同步器a和同步器b的時鐘均來自于參考時鐘信號，同步器a的數(shù)據輸入端連接計數(shù)器a的輸出端，同步器b的數(shù)據輸入端連接計數(shù)器b的輸出端；同步器a和同步器b的輸出端均連接比較器的輸入端。

18、第三方面，一種計算機設備，包括存儲器、處理器以及存儲在所述存儲器中并可在所述處理器上運行的計算機程序，所述處理器執(zhí)行所述計算機程序時實現(xiàn)上述時鐘頻率檢驗方法的步驟。

19、第四方面，本發(fā)明實施例提供了一種計算機可讀存儲介質，包括計算機程序，所述計算機程序被處理器執(zhí)行時實現(xiàn)上述時鐘頻率檢驗方法的步驟。

20、與現(xiàn)有技術相比，本發(fā)明至少具有以下有益效果：

21、一種時鐘頻率檢驗方法，通過對待測時鐘信號和參考時鐘信號進行分頻處理，將時鐘信號的頻率降低到適合后續(xù)處理的范圍；分頻后的信號能夠有效減少計數(shù)器的負荷，提高計數(shù)精度，并降低高頻時鐘信號對系統(tǒng)穩(wěn)定性和電路性能的影響；通過分頻，避免直接處理高頻時鐘信號可能導致的采樣誤差問題，并保證后續(xù)計數(shù)和比較的同步性和穩(wěn)定性；同時，通過設定合適的分頻系數(shù)a和b，能夠靈活調節(jié)檢驗范圍，增強系統(tǒng)的適應性；在分頻處理的基礎上，通過計數(shù)上升沿來得到計數(shù)值a和b，反映了待測時鐘信號和參考時鐘信號在相同時間內的相對頻率特性，這是對時鐘信號的頻率進行量化測量的關鍵步驟；這種計數(shù)方法利用時鐘信號的上升沿進行計數(shù)，相比傳統(tǒng)的時間測量方法，計數(shù)精度更高且實現(xiàn)簡單；計數(shù)值直接反映了時鐘信號的頻率信息，簡化了對時鐘頻率的檢驗過程，并減少了因頻率波動而帶來的誤判概率；步驟s3通過將計數(shù)值a轉換為格雷碼并進行同步處理，再轉回標準二進制碼，避免計數(shù)值在同步過程中出現(xiàn)亞穩(wěn)態(tài)（metastability）問題；格雷碼相鄰數(shù)之間只有一位不同，減少了狀態(tài)轉換時誤差的發(fā)生幾率，尤其適用于異步時鐘域之間的同步傳輸；通過格雷碼轉換，顯著降低時鐘域同步過程中因亞穩(wěn)態(tài)引起的數(shù)據誤差；同步處理后，格雷碼轉換為標準二進制碼a’，保證了計數(shù)值的準確傳輸；整體步驟提高了檢驗方法的魯棒性，增強了時鐘頻率檢驗的可靠性；在參考時鐘的時鐘域下，步驟s4通過比較同步信號a’和b’的值判定待測時鐘頻率是否符合預期；利用參考時鐘作為基準，逐次對比計數(shù)結果，輸出高電平或低電平信號，表示頻率的相對偏差。實現(xiàn)了待測時鐘頻率與標定值的直接對比，簡單且直觀。每次參考時鐘的上升沿都進行一次頻率判定，提高了檢驗方法的實時性和精確度，同時輸出電平信號作為檢驗結果，便于后續(xù)的信號處理和判斷。

22、進一步的，通過使用參考時鐘信號進行兩級同步，進一步保證了計數(shù)值在異步時鐘域之間傳輸時的穩(wěn)定性和數(shù)據一致性。兩級同步有效降低了計數(shù)值在高頻率轉換中出現(xiàn)的毛刺（glitch）和抖動（jitter）影響。同時，將計數(shù)值b延遲兩拍處理，可以使b值在比較過程中與a’更加對齊，消除延遲誤差。該方法可以增強數(shù)據同步精度，提高計數(shù)值傳遞的準確性；對齊計數(shù)值，使比較操作更加精確，有助于提高頻率檢驗的準確度；還可以減少系統(tǒng)誤差，提升整體時鐘頻率檢驗的可靠性。

23、進一步的，通過比較計數(shù)時間達到檢測窗口大小時的差值，以判定待測時鐘頻率與標定值的匹配情況。設置檢測窗口的大小是為了在一定的時間范圍內累積計數(shù)值，從而精確判定時鐘頻率的誤差范圍。通過查看差值是否為+1、-1或0，可以有效評估待測時鐘頻率與參考時鐘的微小偏差。將差值控制在±1范圍內，可以消除因時鐘抖動或偶發(fā)計數(shù)誤差導致的瞬時誤判，這種誤差判斷方法適用于檢測高精度時鐘頻率的場合，同時保持了檢驗的敏感性，能夠快速響應明顯的頻率偏差。當差值超出±1的范圍時，輸出高電平信號表示頻率不符，反之輸出低電平表示頻率相符，利用高電平和低電平信號的輸出簡化了系統(tǒng)的判斷邏輯，便于電路集成和后續(xù)處理。

24、進一步的，通過細化差值的動態(tài)調整機制，根據同步信號a’和b’的變化來增減差值，從而實現(xiàn)頻率偏差的實時追蹤和修正。當同步信號a’或b’發(fā)生變化時，通過判斷a’和b’是否相等，來實時調整差值。當a’≠b’時，將差值自增，表示待測時鐘頻率和參考頻率之間出現(xiàn)偏差；當a’＝b’時，將差值自減，以逐步修正或抵消之前累積的誤差。這種設置允許系統(tǒng)對頻率偏差進行細致跟蹤，確保頻率檢測的動態(tài)性和連續(xù)性。

25、一種時鐘頻率檢驗電路，分頻器a和b用于分別對待測時鐘信號和參考時鐘信號進行分頻處理，以便將時鐘頻率降低到適合計數(shù)的范圍。通過對信號進行分頻，可以有效減少高頻信號的干擾，并匹配計數(shù)器的處理能力；計數(shù)器a用于對分頻后的待測時鐘信號進行上升沿計數(shù)，計數(shù)器b用于對分頻后的參考時鐘信號進行上升沿計數(shù)。計數(shù)器的作用是將時鐘信號的頻率轉換為可量化的計數(shù)值，為后續(xù)比較提供基礎數(shù)據。將時鐘頻率的特征轉換為易于處理的數(shù)字形式，便于實現(xiàn)高精度的頻率檢測；同步器a和b用于對計數(shù)器輸出的計數(shù)值進行同步處理，確保在比較時刻，這些計數(shù)值已正確傳遞到比較器。同步器的設計能夠緩解不同時鐘域之間的同步問題，避免數(shù)據的亞穩(wěn)態(tài)。通過同步器的同步處理，避免由于時鐘域之間的不一致導致的計數(shù)值錯誤，提升系統(tǒng)的可靠性。減少了數(shù)據傳遞過程中可能出現(xiàn)的同步延遲和亞穩(wěn)態(tài)問題，確保比較結果的準確性；比較器用于比較同步后的計數(shù)值a’和b’，并根據比較結果輸出高電平或低電平信號，作為檢測結果。直接比較計數(shù)值，判定待測時鐘頻率與參考頻率的匹配情況，提供實時的電平信號輸出，便于電路后續(xù)處理和外部判斷，簡化頻率檢測的邏輯，實現(xiàn)快速、穩(wěn)定的頻率檢驗；整體來看，該檢驗電路通過分頻、計數(shù)、同步和比較各步驟的有機結合，實現(xiàn)了高效、準確的時鐘頻率檢測。相較于傳統(tǒng)的頻率檢測方法，該電路結構清晰、性能可靠、實時性強，是一種非常有效的硬件實現(xiàn)方案。

26、進一步的，兩級寄存器的設置是為了進一步增強同步器在異步時鐘域之間的數(shù)據同步能力。雙級同步能夠有效減小單級同步時數(shù)據在傳輸過程中出現(xiàn)亞穩(wěn)態(tài)的概率，提高數(shù)據傳輸?shù)目煽啃裕徊捎脜⒖紩r鐘作為同步時鐘，可以確保所有同步操作在同一時鐘域內進行，從而保證了同步數(shù)據的一致性和正確性。該電路可確保同步一致性，通過在統(tǒng)一的參考時鐘下進行數(shù)據同步，可以確保同步器a和b的操作保持一致，避免了因不同同步時鐘造成的相位差和同步誤差。

27、綜上所述，本發(fā)明在頻率檢測精度、實時響應、抗干擾能力、數(shù)據同步準確性、適用范圍和實現(xiàn)成本等方面均有顯著優(yōu)勢，是一種高效可靠的時鐘頻率檢驗方法及電路實現(xiàn)方案。

28、下面通過附圖和實施例，對本發(fā)明的技術方案做進一步的詳細描述。