本公開涉及芯片測試，尤其涉及一種芯片測試控制電路、測試控制方法及相關(guān)設(shè)備。

背景技術(shù)：

1、芯片的測試模式與用戶模式存在不同，測試模式為測試人員對芯片進行調(diào)試的工作模式，用戶模式為用戶使用芯片的工作模式。

2、目前，相關(guān)技術(shù)中是通過發(fā)送測試命令的方式來開啟芯片的測試模式，而用戶在使用芯片的過程中，可能會隨機發(fā)送命令，從而導致芯片可能進入測試模式，若使用不當，會損傷芯片的性能。

技術(shù)實現(xiàn)思路

1、本公開提供一種芯片測試控制電路、測試控制方法及相關(guān)設(shè)備，用于解決在芯片使用過程中可能因用戶誤操作而使芯片進入測試模式從而造成芯片性能可能被損傷的技術(shù)問題。

2、本公開的其他特性和優(yōu)點將通過下面的詳細描述變得顯然，或部分地通過本公開的實踐而習得。

3、根據(jù)本公開的一個方面，提供了一種芯片測試控制電路，該芯片測試控制電路包括：測試電壓引腳，用于接入測試電壓；控制電路，與所述測試電壓引腳連接，用于在所述測試電壓引腳接入的測試電壓滿足第一電壓條件的情況下，輸出第一控制信號，以使被測芯片開啟測試模式。

4、在一些實施例中，所述控制電路還用于：在所述測試電壓引腳接入的測試電壓滿足第二電壓條件的情況下，輸出第二控制信號，以使被測芯片關(guān)閉測試模式。

5、在一些實施例中，所述控制電路包括：測試啟動模塊，用于輸入測試啟動信號或測試啟動命令，所述測試啟動信號或測試命令用于開啟或關(guān)閉所述被測芯片的測試模式；第一邏輯電路，與所述測試電壓引腳和所述測試啟動模塊分別連接，用于根據(jù)所述測試電壓引腳接入的測試電壓和所述測試啟動模塊輸入的測試啟動信號或測試啟動命令，輸出所述第一控制信號或所述第二控制信號。

6、在一些實施例中，所述第一邏輯電路為與門電路，包括：至少兩個輸入端口和一個輸出端口；其中，所述第一邏輯電路的一個輸入端口與所述測試電壓引腳連接，所述第一邏輯電路的另一個輸入端口與所述測試啟動模塊連接；所述第一邏輯電路的輸出端口用于輸出所述第一控制信號或所述第二控制信號。

7、在一些實施例中，所述第一邏輯電路為傳輸門電路，包括：控制端口、輸入端口和輸出端口；其中，所述第一邏輯電路的控制端口與所述測試電壓引腳連接，所述第一邏輯電路的輸入端口與所述測試啟動模塊連接；所述第一邏輯電路的輸出端口用于輸出所述第一控制信號或所述第二控制信號。

8、在一些實施例中，所述芯片測試控制電路還包括：測試命令端口，用于輸入對所述被測芯片進行測試的測試命令；第二邏輯電路，與所述測試命令端口和所述第一邏輯電路的輸出端口連接，用于根據(jù)所述第一邏輯電路輸出的信號和所述測試命令端口輸入的測試命令，輸出第三控制信號，以使所述被測芯片進入測試模式。

9、在一些實施例中，所述第二邏輯電路為與門電路，包括：至少兩個輸入端口和一個輸出端口；其中，所述第二邏輯電路的一個輸入端口與所述第一邏輯電路的輸出端口連接，所述第二邏輯電路的另一個輸入端口與所述測試命令端口連接；所述第二邏輯電路的輸出端口用于輸出所述第三控制信號。

10、在一些實施例中，所述第一邏輯電路為傳輸門電路，包括：控制端口、輸入端口和輸出端口；其中，所述第二邏輯電路的控制端口與所述第一邏輯電路的輸出端口連接，所述第二邏輯電路的輸入端口與所述測試命令端口連接；所述第二邏輯電路的輸出端口用于輸出所述第三控制信號。

11、在一些實施例中，所述控制電路包括：電壓監(jiān)測單元，與所述測試電壓引腳連接，用于監(jiān)測所述測試電壓是否滿足所述第一電壓條件。

12、在一些實施例中，所述電壓監(jiān)測單元包括：至少一個電壓比較器，每個電壓比較器具有兩個輸入端口和一個輸出端口；其中，所述電壓比較器的一個輸入端口與所述測試電壓引腳連接；所述電壓比較器的另一個輸入端口用于接入?yún)⒖茧妷?；所述電壓比較器的輸出端口用于輸出所述測試電壓與所述參考電壓的比較結(jié)果。

13、在一些實施例中，所述控制電路包括：電壓緩存單元，與所述測試電壓引腳和所述測試啟動模塊分別連接，用于緩存所述測試電壓引腳接入的電壓，在監(jiān)測到所述測試啟動模塊輸入測試啟動信號或測試啟動命令后，輸出所述第一控制信號或所述第二控制信號。

14、在一些實施例中，所述電壓緩存單元包括：鎖存器，所述鎖存器包括：一個數(shù)據(jù)輸入端口、一個時鐘信號輸入端口和一個輸出端口；

15、其中，所述鎖存器的數(shù)據(jù)輸入端口與所述測試電壓引腳連接，用于輸入所述測試電壓引腳接入的電壓；所述鎖存器的時鐘信號輸入端口與所述測試啟動模塊連接，用于監(jiān)測所述測試啟動模塊是否輸入所述測試啟動信號或所述測試啟動命令；所述鎖存器的輸出端口輸出用于輸出所述第一控制信號或所述第二控制信號。

16、根據(jù)本公開的另一個方面，還提供了一種存儲設(shè)備，該存儲設(shè)備包括：存儲器以及上述任一項所述的芯片測試控制電路。

17、在一些實施例中，所述存儲器包括：存儲器芯片以及用于封裝所述存儲器芯片的基板；其中，所述測試電壓引腳和所述控制電路耦合至所述基板上；所述控制電路的輸入端與所述測試電壓引腳電連接，所述控制電路的輸出端與所述存儲器芯片電連接。

18、根據(jù)本公開的另一個方面，還提供了一種芯片測試控制方法，所述方法包括：監(jiān)測測試電壓引腳接入的測試電壓；響應(yīng)于所述測試電壓引腳接入的測試電壓滿足第一電壓條件，輸出第一控制信號，以使所述芯片開啟測試模式。

19、在一些實施例中，在監(jiān)測所述測試電壓引腳接入的測試電壓之后，所述方法還包括：響應(yīng)于所述測試電壓引腳接入的測試電壓滿足第二電壓條件，輸出第二控制信號，以使所述芯片關(guān)閉測試模式。

20、在一些實施例中，響應(yīng)于所述測試電壓引腳接入的測試電壓滿足第一電壓條件，輸出第一控制信號，以使所述芯片開啟測試模式，包括：響應(yīng)于所述測試電壓引腳接入的測試電壓滿足第一電壓條件，監(jiān)測是否接收到用于啟動芯片測試模式的測試啟動信號或測試啟動命令；在所述測試電壓滿足第一電壓條件且接收到所述測試啟動信號或所述測試啟動命令的情況下，輸出所述第一控制信號，以使所述芯片開啟測試模式。

21、在一些實施例中，在輸出所述第一控制信號，以使所述芯片開啟測試模式之后，所述方法還包括：監(jiān)測是否接收到對芯片進行測試的測試命令；根據(jù)所述測試命令控制所述芯片進入測試模式。

22、根據(jù)本公開的另一個方面，還提供了一種計算機可讀存儲介質(zhì)，其上存儲有計算機程序，所述計算機程序被處理器執(zhí)行時實現(xiàn)上述任意一項所述的芯片測試控制方法。

23、根據(jù)本公開的另一個方面，還提供了一種計算機程序產(chǎn)品，包括：計算機程序或指令，所述計算機程序或指令被處理器執(zhí)行時實現(xiàn)上述任意一項所述的芯片測試控制方法。

24、本公開實施例中提供的芯片測試控制電路、測試控制方法及相關(guān)設(shè)備，通過在芯片上設(shè)置用于接入測試電壓的測試電壓引腳，當測試引腳接入的電壓滿足預(yù)設(shè)電壓條件時才輸出控制芯片開啟測試模式的控制信號。通過本公開實施例，能夠避免誤觸發(fā)測試命令而導致芯片進入測試模式的問題，為芯片增加一層保護。

25、應(yīng)當理解的是，以上的一般描述和后文的細節(jié)描述僅是示例性和解釋性的，并不能限制本公開。