本發(fā)明涉及集成電路測試，具體為一種芯片測試機(jī)基于pcie多機(jī)臺級聯(lián)及路由的通信方法。

背景技術(shù)：

1、隨著集成電路技術(shù)的快速發(fā)展，芯片的復(fù)雜度不斷增加，對芯片測試的需求也愈加迫切。傳統(tǒng)的芯片測試機(jī)往往采用單一測試設(shè)備，導(dǎo)致測試效率低下、成本高、靈活性不足等問題，pcie是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)，具有高帶寬、低延遲的特點(diǎn)，非常適合用于高性能數(shù)據(jù)傳輸。在芯片測試機(jī)中引入pcie多機(jī)臺級聯(lián)技術(shù)，可以有效解決傳統(tǒng)測試機(jī)的不足，實(shí)現(xiàn)多臺測試設(shè)備之間的高速通信和資源共享。

2、而在現(xiàn)有技術(shù)中，一號cmnt、一號fpga板卡和一號fpga板卡組成一個ate，若pc要給到一號fpga板卡執(zhí)行一個指令，其過程為：pc發(fā)出一個信號給到一號cmnt，一號cmnt接收到信號后再分發(fā)一個信號給到一號fpga板卡，一號fpga板卡開始執(zhí)行，一號fpga板卡執(zhí)行結(jié)束后再發(fā)個信號給到一號cmnt，一號cmnt再給到pc，pc就能到了一號fpga板卡已經(jīng)執(zhí)行結(jié)束，其順序可以歸納為pc—一號cmnt—一號fpga板卡，一號fpga板卡—一號cmnt—pc形成一個閉環(huán)，若一號fpga板卡執(zhí)行指令結(jié)束后，需要二號fpga板卡執(zhí)行一個指令；若一號fpga板卡執(zhí)行指令結(jié)束后，需要另一個ate中的三號fpga板卡繼續(xù)執(zhí)行；若一號fpga板卡與二號fpga板卡之間有多個fpga板卡，且該指令需要在上一個板卡執(zhí)行完成后，下一個板卡才能執(zhí)行，中間所需要花費(fèi)的時間就很大。

3、因此，若一號fpga板卡和二號fpga板卡為一組fpga，二號fpga板卡會基于一號fpga板卡的反饋信號發(fā)出一個反饋信號，要測試一號fpga板卡的反饋信號和二號fpga板卡發(fā)出信號的同步情況，使用上述這個方法必然會有誤差，此外，測試過程中的數(shù)據(jù)傳輸速度和帶寬限制也成為了瓶頸，影響了測試結(jié)果的及時性和準(zhǔn)確性。

4、因此本發(fā)明需要設(shè)計(jì)一種芯片測試機(jī)基于pcie多機(jī)臺級聯(lián)及路由的通信方法來解決上述出現(xiàn)的問題。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的就在于為了解決上述問題而提供一種芯片測試機(jī)基于pcie多機(jī)臺級聯(lián)及路由的通信方法，解決了背景技術(shù)中提到的問題。

2、為了解決上述問題，本發(fā)明提供了一種技術(shù)方案：

3、一種芯片測試機(jī)基于pcie多機(jī)臺級聯(lián)及路由的通信方法，所述通信方法包括：所述pcie多機(jī)臺級聯(lián)包括ate、fpga和cmnt；

4、ate為自動測試設(shè)備，用于測試電子設(shè)備的功能和性能；

5、fpga為現(xiàn)場可編程門陣列，用于在現(xiàn)場通過編程配置的集成電路；

6、cmnt為商業(yè)多節(jié)點(diǎn)測試模塊，用于在多節(jié)點(diǎn)環(huán)境中進(jìn)行的測試；

7、s1、構(gòu)建芯片測試機(jī)通信系統(tǒng)，芯片測試機(jī)通信系統(tǒng)將每一個ate中的所有fpga連成一路，對主要使用的fpga記為一號fpga和二號fpga，對主要使用的ate記為一號ate和二號ate；

8、s2、當(dāng)一號fpga執(zhí)行結(jié)束一個指令后，在一號fpga向一號cmnt發(fā)射一個信號的同時向二號fpga發(fā)射一個執(zhí)行信號；

9、s3、設(shè)定一號fpga和二號fpga為一組fpga，二號fpga會基于一號fpga的反饋信號發(fā)出一個反饋信號，用于測試一號fpga的反饋信號和二號fpga發(fā)出信號的同步情況，使用上述這個方法會降低誤差；

10、s4、芯片測試機(jī)通信系統(tǒng)將每一個cmnt連接成一路，當(dāng)一號fpga執(zhí)行指令結(jié)束后，二號ate中的三號fpga繼續(xù)執(zhí)行，完成一次通信循環(huán)，較于原來方案節(jié)省時間。

11、作為一種優(yōu)選的技術(shù)方案，步驟s1中每一個所述ate的外部均通訊連接有pc，所述pc通訊連接有芯片測試機(jī)，所述芯片測試機(jī)用于對芯片進(jìn)行功能、性能和穩(wěn)定性測試。

12、作為一種優(yōu)選的技術(shù)方案，所述步驟s2中執(zhí)行順序歸納為pc、一號cmnt、一號fpga，一號fpga、一號cmnt、pc同時一號fpga、二號fpga、一號cmnt、pc。

13、作為一種優(yōu)選的技術(shù)方案，所述步驟s4中的執(zhí)行順序歸納為pc、一號cmnt、一號fpga，一號fpga、一號cmnt、pc同時一號fpga、一號cmnt、二號cmnt、三號fpga。

14、作為一種優(yōu)選的技術(shù)方案，所述步驟s2中當(dāng)一號fpga和二號fpga之間存在多個fpga板卡時，步驟s2中的指令按照上一個板卡、下一個板卡順序依次執(zhí)行，這樣就能省去很多時間。

15、作為一種優(yōu)選的技術(shù)方案，步驟s4中完成一次通信循環(huán)時通過外部監(jiān)控設(shè)備進(jìn)行實(shí)時監(jiān)測各芯片測試機(jī)的工作狀態(tài)和通信質(zhì)量，確保各個設(shè)備的穩(wěn)定運(yùn)行。

16、作為一種優(yōu)選的技術(shù)方案，在進(jìn)行步驟s1前構(gòu)建芯片測試機(jī)通信系統(tǒng)，所述芯片測試機(jī)通信系統(tǒng)包括控制端口、pcie多機(jī)臺級聯(lián)管理模塊和集成電路設(shè)計(jì)模塊，所述控制端口的輸出端與pcie多機(jī)臺級聯(lián)管理模塊的輸入端通訊連接，所述pcie多機(jī)臺級聯(lián)管理模塊和集成電路設(shè)計(jì)模塊雙向通訊連接。

17、作為一種優(yōu)選的技術(shù)方案，所述控制端口用于分別控制pc和芯片測試機(jī)實(shí)時運(yùn)行；

18、所述控制端口包括pc控制單元、芯片測試機(jī)控制單元和可視化單元，所述pc控制單元和芯片測試機(jī)控制單元的輸出端均與可視化單元的輸入端通訊連接；

19、所述pc控制單元用于管理每一個ate與pc的實(shí)時聯(lián)絡(luò)數(shù)據(jù)；

20、所述芯片測試機(jī)控制單元用于控制pc和芯片測試機(jī)的實(shí)時測試數(shù)據(jù)，采用pcie技術(shù)，根據(jù)需要靈活添加或刪除芯片測試機(jī)，滿足不同規(guī)模的測試需求；

21、所述可視化單元用于對pc和芯片測試機(jī)發(fā)生的數(shù)據(jù)成像請求指令進(jìn)行對應(yīng)可視化處理，用于工作人員遠(yuǎn)程實(shí)時監(jiān)管芯片測試機(jī)通信系統(tǒng)的實(shí)時運(yùn)行。

22、作為一種優(yōu)選的技術(shù)方案，所述pcie多機(jī)臺級聯(lián)管理模塊包括pcie接口單元、cmnt維護(hù)單元和智能路由協(xié)議單元，所述cmnt維護(hù)單元和智能路由協(xié)議單元雙向通訊連接，所述pcie接口單元和智能路由協(xié)議單元雙向通訊連接；

23、所述ppcie接口單元用于通過pcie接口將多個設(shè)備或主機(jī)連接在一起，以實(shí)現(xiàn)數(shù)據(jù)傳輸和資源共享；

24、所述cmnt維護(hù)單元用于說明、解釋或描述某段代碼而添加的非執(zhí)行部分，對出現(xiàn)的cmnt進(jìn)行分組、標(biāo)號處理；

25、所述智能路由協(xié)議單元用于根據(jù)芯片測試機(jī)的配置、數(shù)據(jù)通道的狀態(tài)以及通信需求，動態(tài)選擇最優(yōu)的數(shù)據(jù)傳輸路徑。

26、作為一種優(yōu)選的技術(shù)方案，所述集成電路設(shè)計(jì)模塊包括輸入輸出塊單元、分組管理單元和嵌入數(shù)據(jù)接入單元，所述嵌入數(shù)據(jù)接入單元的輸出端與輸入輸出塊單元的輸入端通訊連接，所述輸入輸出塊單元的與分組管理單元雙向通訊連接；

27、所述輸入輸出塊單元用于連接fpga板卡與外部設(shè)備，處理輸入和輸出信號，并支持各種電壓標(biāo)準(zhǔn)；

28、所述分組管理單元用于對多個fpga板卡進(jìn)行分組、標(biāo)號處理；

29、所述嵌入數(shù)據(jù)接入單元用于接入嵌入式ram、dsp、片上處理器資源，提供更多的功能和靈活性，用于實(shí)現(xiàn)特定的控制邏輯或處理功能。

30、本發(fā)明的有益效果是：本發(fā)明通過設(shè)置控制端口、pcie多機(jī)臺級聯(lián)管理模塊和集成電路設(shè)計(jì)模塊，構(gòu)建完善的芯片測試機(jī)通信系統(tǒng)，方便使用時工作人員遠(yuǎn)程監(jiān)管，實(shí)際使用時，構(gòu)建芯片測試機(jī)通信系統(tǒng)，芯片測試機(jī)通信系統(tǒng)將每一個ate中的所有fpga連成一路，對主要使用的fpga記為一號fpga和二號fpga，對主要使用的ate記為一號ate和二號ate，當(dāng)一號fpga執(zhí)行結(jié)束一個指令后，在一號fpga向一號cmnt發(fā)射一個信號的同時向二號fpga發(fā)射一個執(zhí)行信號，設(shè)定一號fpga和二號fpga為一組fpga，二號fpga會基于一號fpga的反饋信號發(fā)出一個反饋信號，用于測試一號fpga的反饋信號和二號fpga發(fā)出信號的同步情況，芯片測試機(jī)通信系統(tǒng)將每一個cmnt連接成一路，當(dāng)一號fpga執(zhí)行指令結(jié)束后，二號ate中的三號fpga繼續(xù)執(zhí)行，完成一次通信循環(huán)，較于原來方案節(jié)省時間，通過配置pcie接口與主機(jī)或其他測試機(jī)連接，形成級聯(lián)網(wǎng)絡(luò)，實(shí)時處理pcie協(xié)議的數(shù)據(jù)傳輸，通過設(shè)計(jì)了一種專門的路由協(xié)議，用于在pcie級聯(lián)網(wǎng)絡(luò)中實(shí)現(xiàn)數(shù)據(jù)的智能路由，根據(jù)測試機(jī)的配置、數(shù)據(jù)通道的狀態(tài)以及通信需求，動態(tài)選擇最優(yōu)的數(shù)據(jù)傳輸路徑，對集成電路測試數(shù)據(jù)及相應(yīng)的分析結(jié)果進(jìn)行管理、可視化和存儲，有助于通過互聯(lián)網(wǎng)云管控實(shí)現(xiàn)集成電路測試管理，提高集成電路測試管理的智能化水平，高效的通信方法使得測試數(shù)據(jù)能夠更快速、準(zhǔn)確地傳輸?shù)綔y試機(jī)，從而提高了測試的精度和準(zhǔn)確性。