專利名稱：多通道讀/寫前置放大器電路中切換通道的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用磁阻傳感器的磁存儲系統(tǒng)內(nèi)的放大器領(lǐng)域。特別是，本發(fā)明涉及磁存儲系統(tǒng)內(nèi)多通道之間切換以便從所選擇的通道放大信號的領(lǐng)域。
為了從磁介質(zhì)存儲系統(tǒng)中讀取所記錄的數(shù)據(jù)，包括一個磁阻傳感器的讀/寫頭通過磁介質(zhì)并將磁變化轉(zhuǎn)變成極性變化的模擬信號脈沖。這個模擬信號然后被磁介質(zhì)存儲系統(tǒng)內(nèi)的前置放大器級放大并提供給讀通道電路由其解碼以復制該數(shù)字數(shù)據(jù)，讀通道電路包括在一個一般置于主機系統(tǒng)主板上的電路內(nèi)。
前置放大器電路一般包括在存儲介質(zhì)系統(tǒng)內(nèi)部連接的讀/寫芯片中。典型地，讀/寫芯片以表面封裝形式封裝。讀/寫芯片的設計一般受到這樣的規(guī)定限制盡可能最少量地散失功率及盡可能最少地給信號添加偽電噪聲。讀/寫頭從磁介質(zhì)提取的較小的信號也可能伴隨著通過容性或感性耦合而引入的偽信號以及寬帶噪聲。
提供給讀通道電路的信號質(zhì)量對于讀輸出信號與從磁介質(zhì)讀出的數(shù)據(jù)之間的一致性相當重要。保持從磁介質(zhì)系統(tǒng)通過讀通道輸出的信號質(zhì)量以便得到從存儲介質(zhì)讀出的數(shù)據(jù)的真正數(shù)字表示是重要的。包括在從存儲介質(zhì)系統(tǒng)輸出的信號內(nèi)的任何噪聲可能影響從讀通道輸出的數(shù)字讀輸出信號的質(zhì)量并產(chǎn)生從磁介質(zhì)讀取信息的傳輸中的錯誤。
在諸如硬盤這樣的磁存儲系統(tǒng)內(nèi)，一般包括多通道。為了在多通道系統(tǒng)中節(jié)省空間并減少元件的個數(shù)，來自通道的信號被多路傳輸通過單個前置放大器。該前置放大器被連接成以便在所選擇的信道中放大磁阻傳感器從磁介質(zhì)中讀取的信號。在這樣的系統(tǒng)中在給定時刻只有單個通道被訪問。

圖1中說明了現(xiàn)有技術(shù)的兩通道磁存儲系統(tǒng)內(nèi)放大器電路的原理圖。
在圖1的放大器電路中，第一通道內(nèi)的第一磁阻傳感器MRA連接到一個npn晶體管Q1A的射極。第二通道內(nèi)的第二磁阻傳感器MRB連接到一個npn晶體管Q1B的射極。晶體管Q1A的集電極連接到晶體管Q1B的集電極和一個npn晶體管Q2的射極。電壓源VS1連接到晶體管Q2的基極。晶體管Q2的集電極連接到電阻R1的第一端以及跨導放大器g1的負輸入。電阻R1的第二端連接到電源電壓Vcc。參考電壓源Vref在電源電壓Vcc和跨導放大器g1的正輸入之間連接?？鐚Х糯笃鱣1的輸出連接到電容Cext的第一端以及緩沖器B1的輸入。電容Cext的第二端接地。連接緩沖器電路B1的輸出作為開關(guān)10的一個輸入。開關(guān)10的第一控制輸出C1連接到晶體管Q1A的基極。開關(guān)10的第二控制輸出C2連接到晶體管Q1B的基極?？刂七壿嬰娐?0被連接以控制開關(guān)10的操作。
根據(jù)當前通道以及磁介質(zhì)存儲系統(tǒng)內(nèi)正使用的相應的磁阻傳感器，控制邏輯電路20控制開關(guān)10并將緩沖器電路B1的輸出連接到控制輸出C1或C2中合適的一個。如果存儲系統(tǒng)當前正從磁阻傳感器MRA接收信號，控制邏輯電路20控制開關(guān)10并因此將控制輸出C1連接到緩沖器電路B1的輸出。這使得晶體管Q1A將磁阻傳感器MRA與晶體管Q2連接并將來自緩沖器電路B1的偏置電流提供給磁阻傳感器MRA。相應地，如果存儲系統(tǒng)當前正從磁阻傳感器MRB接收信號，控制邏輯電路20控制開關(guān)10并因此將控制輸出C2連接到緩沖器電路B1的輸出。這使得晶體管Q1B將磁阻傳感器MRB與晶體管Q2連接并將來自緩沖器電路B1的偏置電流提供給磁阻傳感器MRB。
通過使用開關(guān)10在磁阻傳感器MRA和MRB之間切換，圖1的放大器電路能夠通過只需要從緩沖器電路B1的輸出到合適的一個磁阻傳感器提供單個偏置電流，而保留功率和空間。但是，在現(xiàn)有技術(shù)的存儲系統(tǒng)中，開關(guān)10一般是用飽和結(jié)雙極性晶體管實現(xiàn)的。這個開關(guān)10構(gòu)成了通過電源電壓Vcc進來的噪聲和紋波到磁阻傳感器MRA和MRB的一個有利的通道。這種設計導致很差的電源隔離比并增加了從前置放大器電路輸出的信號中的噪聲。
所需要的是在多通道磁介質(zhì)存儲系統(tǒng)中的通道之間切換的切換裝置，而它不會將外來噪聲引入從前置放大器電路輸出的信號中。
一個在多通道磁介質(zhì)存儲系統(tǒng)中讀/寫前置放大器電路內(nèi)的通道之間切換的切換裝置在通道之間切換并將激活的磁阻傳感器連接到前置放大器電路并接收偏置電流。當從磁介質(zhì)存儲系統(tǒng)內(nèi)的特定通道請求一次讀操作時，對應于合適的磁阻傳感器的控制信號線被激活。每個通道包括一個第一對應晶體管，它通過一條合適的控制信號線被啟動，允許電流流經(jīng)第一晶體管以啟動連接到磁阻傳感器的第二對應晶體管。一旦被啟動，第二對應晶體管將磁阻傳感器連接到前置放大器級并接收偏置電流。磁阻傳感器隨后發(fā)射與從磁介質(zhì)讀取的數(shù)據(jù)相對應的脈沖，前置放大器級將其放大并提供給讀通道作為輸出。多通道被保持，每個包括一個磁阻傳感器和第一、第二對應晶體管?？刂七壿嬰娐诽峁┛刂菩盘柧€，每通道一個。包括一個單個補償電容。
圖1說明了現(xiàn)有技術(shù)的兩通道磁介質(zhì)存儲系統(tǒng)內(nèi)放大器電路的原理圖。
圖2說明了根據(jù)本發(fā)明、在多通道磁介質(zhì)存儲系統(tǒng)中通道間切換的裝置的原理圖。
圖3說明了本發(fā)明的切換裝置的優(yōu)選實施例的原理圖。
本發(fā)明的切換裝置在多通道磁介質(zhì)存儲系統(tǒng)中的通道之間切換，將激活的磁阻傳感器連接到前置放大器電路并接收偏置電流。當從磁介質(zhì)存儲系統(tǒng)內(nèi)的特定位置請求一次讀操作時，就激活一個合適的磁阻傳感器。每個通道包括一個對應于合適的磁阻傳感器的第一晶體管，通過一條對應的控制信號線被啟動，允許電流流經(jīng)第一晶體管并啟動也對應于合適的磁阻傳感器的第二晶體管。當啟動后，第二晶體管將磁阻傳感器連接到前置放大器級并接收偏置電流。磁阻傳感器發(fā)射的信號脈沖對應于磁阻傳感器從磁介質(zhì)讀取的數(shù)據(jù)。這些脈沖被前置放大器級放大并輸出到讀通道?？刂七壿嬰娐诽峁┛刂菩盘柧€，每通道一個。
圖2中說明了根據(jù)本發(fā)明的切換裝置的原理圖，用于在多通道磁介質(zhì)存儲系統(tǒng)中的通道之間切換。第一磁阻傳感器MRA連接到npn晶體管Q1A的射極。第二磁阻傳感器MRB連接到npn晶體管Q1B的射極。晶體管Q1A的集電極連接到晶體管Q1B的集電極和npn晶體管Q2的射極。電壓源VS1連接到晶體管Q2的基極。晶體管Q2的集電極連接到電阻R1的第一端、跨導放大器g1A的負輸入以及跨導放大器g1B的負輸入。電阻R1的第二端連接到電源電壓Vcc。參考電壓源Vref在電源電壓Vcc和跨導放大器g1A和g1B的正輸入之間連接。盡管圖2的電路只表示了兩個通道，但是對于本領(lǐng)域一般技術(shù)人員中的一個來說很顯然可以添加更多通道并且仍然體現(xiàn)本發(fā)明的實質(zhì)。
控制邏輯電路20提供控制輸出信號C3和C4，通過包括晶體管Q3和Q4的差分對允許跨導放大器g1A和g1B的操作。電流源I1連接到pnp晶體管Q3和Q4的射極。來自控制邏輯電路20的控制信號C3連接到晶體管Q3的基極。來自控制邏輯電路20的控制信號C4連接到晶體管Q4的基極。晶體管Q3的集電極連接到跨導放大器g1A的控制輸入。晶體管Q4的集電極連接到跨導放大器g1B的控制輸入?？鐚Х糯笃鱣1A的輸出連接到電容Cext1A的第一端和緩沖器B1A的輸入。電容Cext1A的第二端接地。緩沖器電路B1A的輸出連接到晶體管Q1A的基極?？鐚Х糯笃鱣1B的輸出連接到電容Cext1B的第一端和緩沖器B1B的輸入。電容Cext1B的第二端接地。緩沖器電路B1B的輸出連接到晶體管Q1B的基極。
當控制邏輯電路20接收到存儲系統(tǒng)正從磁阻傳感器MRA或MRB中的一個執(zhí)行讀操作的信號時，對應于所選擇的磁阻傳感器MRA或MRB的控制信號線C3或C4被拉到邏輯低電平，而且對應于未選擇的磁阻傳感器MRA或MRB的控制信號線C4或C3被抬到邏輯高電平。藉此啟動對應的晶體管(晶體管C3或晶體管C4)，使來自電流源I1的電流流經(jīng)啟動的晶體管并打開合適的跨導放大器g1A或g1B。啟動的跨導放大器g1A或g1B的輸出在對應的電容上建立電荷并分別通過對應的晶體管Q1A或Q1B將偏置電流提供給對應的磁阻傳感器。所選擇的磁阻傳感器MRA或MRB因此也通過分別對應于啟動的晶體管Q1A或Q1B的低阻抗通道連接到晶體管Q2。
作為一個說明性的例子，如果存儲系統(tǒng)正在執(zhí)行一次需要磁阻傳感器MRA操作的讀操作，控制信號線C3被拉至邏輯低電平而控制信號線C4被抬到邏輯高電平。這引起來自電流源I1的電流流經(jīng)晶體管Q3并啟動跨導放大器g1A。跨導放大器g1A產(chǎn)生一個輸出，在電容Cext1A上建立起電荷并通過緩沖器電路B1A和晶體管Q1A對磁阻傳感器MRA提供偏置電流。然后從磁阻傳感器MRA讀取的信號被連接到前置放大器級，被晶體管Q2和電阻R1放大并輸出到讀通道。因為通過晶體管Q4沒有引入電流，跨導放大器g1B未被啟動。因此，晶體管g1B也未被啟動而且沒有偏置電流提供到磁阻傳感器MRB。
在圖2中所說明的實施例中，使用包括晶體管Q3和Q4的差分對實現(xiàn)開關(guān)，以便根據(jù)當前從中接收信號的通道，啟動跨導放大器g1A或g1B中合適的一個。這個實施例比諸如圖1中所說明的現(xiàn)有技術(shù)的切換電路具有優(yōu)越性，因為開關(guān)引入的任何噪聲將除以反饋環(huán)路的增益。這就減少了放大器電路的輸出信號中的總噪聲。但是，圖2中所說明的實施例不是最期望的配置，因為每個通道需要分立的外部補償電容Cext和附加的電路，包括跨導放大器和緩沖器。
圖3中說明了本發(fā)明的切換裝置的優(yōu)選實施例的原理圖。這個切換裝置在四個通道之間切換，使用四個磁阻傳感器MR0、MR1、MR2和MR3讀取存儲系統(tǒng)內(nèi)磁介質(zhì)上存儲的數(shù)據(jù)。圖3的切換裝置只需要單個外部補償電容Cext和附加電路。
磁阻傳感器MR0連接到npn晶體管Q10的射極。磁阻傳感器MR1連接到npn晶體管Q11的射極。磁阻傳感器MR2連接到npn晶體管Q12的射極。磁阻傳感器MR3連接到npn晶體管Q13的射極。晶體管Q10的集電極連接到晶體管Q11、Q12和Q13的集電極、電流源Ibias的第一端以及npn晶體管Q20的射極。電流源Ibias的第二端連接到電源電壓Vcc。參考電壓源Vref連接到晶體管Q20的基極和跨導放大器40的正輸入。晶體管Q20的集電極連接到跨導放大器40的負輸入以及電阻RL的第一端。電阻RL的第二端連接到電源電壓源Vcc。圖3放大器電路的輸出Vout是從參考電壓源Vref和電阻RL第一端之間取的電壓差來提供的。
跨導放大器40的輸出連接到電容Cext的第一端、npn晶體管Q19的集電極以及二極管D0、D1、D2和D3的陰極。電容Cext的第二端接地。二極管D0的陽極連接到晶體管Q10的基極以及pnp晶體管Q14的集電極。二極管D1的陽極連接到晶體管Q11的基極以及pnp晶體管Q15的集電極。二極管D2的陽極連接到晶體管Q12的基極以及pnp晶體管Q16的集電極。二極管D3的陽極連接到晶體管Q13的基極以及pnp晶體管Q17的集電極。晶體管Q14、Q15、Q16和Q17的射極都連接在一起并接到電流源I1的第一端。電流源I1的第二端連接到電源電壓Vcc。
控制邏輯電路30提供控制信號C10、C11、C12和C13，分別有選擇地啟動磁阻傳感器MR0、MR1、MR2和MR3?？刂菩盘朇10連接到晶體管Q14的基極?？刂菩盘朇11連接到晶體管Q15的基極?？刂菩盘朇12連接到晶體管Q16的基極?？刂菩盘朇13連接到晶體管Q17的基極。電流源I2的第一端連接到電源電壓Vcc。電流源I2的第二端連接到npn晶體管Q18的集電極。晶體管Q18的基極連接到晶體管Q19的基極。晶體管Q18的射極連接到電阻R18的第一端。電阻R18的第二端接地。晶體管Q19的射極連接到電阻R19的第一端。電阻R19的第二端接地。
控制邏輯電路30根據(jù)激活的磁阻傳感器MR0、MR1、MR2或MR3，選擇控制信號C10、C11、C12或C13中合適的一個。所選擇的控制信號C10、C11、C12或C13被拉至邏輯低電平，而其它控制信號被抬至邏輯高電平。因為共射極、晶體管Q14、Q15、Q16和Q17的差分對配置，帶邏輯低基極電壓的晶體管將被啟動，使得來自電流源I1的電流流經(jīng)它并因此而啟動相應的晶體管Q10、Q11、Q12或Q13。在給定時刻，控制邏輯電路30只將控制信號C10、C11、C12或C13中的一個拉至邏輯低電平。選定的控制信號C10、C11、C12或C13所控制的晶體管Q14、Q15、Q16或Q17被啟動，引起來自電流源I1的電流流經(jīng)所啟動的晶體管，并因此而啟動晶體管Q10、Q11、Q12或Q13中相應的一個。啟動的晶體管Q10、Q11、Q12或Q13將放大器電路的晶體管Q20的射極連接到磁阻傳感器MR0、MR1、MR2或MR3中合適的一個。偏置電流也從偏置電流源Ibias通過啟動的晶體管Q10、Q11、Q12或Q13提供給激活的磁阻傳感器MR0、MR1、MR2或MR3。放大器電路包括晶體管Q20和電阻RL，將激活的磁阻傳感器MR0、MR1、MR2和MR3發(fā)射的信號放大。
從對應于磁阻傳感器MR0的磁介質(zhì)中執(zhí)行一次讀操作時，控制邏輯電路30將控制信號線C10拉至邏輯低電平并將控制信號線C11、C12和C13抬至邏輯高電平。藉此啟動晶體管Q14，引起來自電流源I1的電流流經(jīng)晶體管Q14并開啟晶體管Q10。來自電流源Ibias的偏置電流通過晶體管Q10提供給磁阻傳感器MR0。磁阻傳感器MR0通過晶體管Q10發(fā)射的信號脈沖被包括晶體管Q20和電阻RL的前置放大器級放大，并作為輸出電壓信號Vout輸出。
從對應于磁阻傳感器MR1的磁介質(zhì)中執(zhí)行一次讀操作時，控制邏輯電路30將控制信號線C11拉至邏輯低電平并將控制信號線C10、C12和C13抬至邏輯高電平。藉此啟動晶體管Q15，引起來自電流源I1的電流流經(jīng)晶體管Q15并開啟晶體管Q11。來自電流源Ibias的偏置電流通過晶體管Q11提供給磁阻傳感器MR1。磁阻傳感器MR1通過晶體管Q11發(fā)射的信號脈沖被前置放大器級放大，并作為輸出電壓信號Vout輸出。
從對應于磁阻傳感器MR2的磁介質(zhì)中執(zhí)行一次讀操作時，控制邏輯電路30將控制信號線C12拉至邏輯低電平并將控制信號線C10、C11和C13抬至邏輯高電平。藉此啟動晶體管Q16，引起來自電流源I1的電流流經(jīng)晶體管Q16并開啟晶體管Q12。來自電流源Ibias的偏置電流通過晶體管Q12提供給磁阻傳感器MR2。磁阻傳感器MR2通過晶體管Q12發(fā)射的信號脈沖被前置放大器級放大，并作為輸出電壓信號Vout輸出。
從對應于磁阻傳感器MR3的磁介質(zhì)中執(zhí)行一次讀操作時，控制邏輯電路30將控制信號線C13拉至邏輯低電平并將控制信號線C10、C11和C12抬至邏輯高電平。藉此啟動晶體管Q17，引起來自電流源I1的電流流經(jīng)晶體管Q17并開啟晶體管Q13。來自電流源Ibias的偏置電流通過晶體管Q13提供給磁阻傳感器MR3。磁阻傳感器MR3通過晶體管Q13發(fā)射的信號脈沖被前置放大器級放大，并作為輸出電壓信號Vout輸出。
本發(fā)明的切換裝置在多通道磁介質(zhì)存儲系統(tǒng)中的通道間切換，而不對輸出信號貢獻外來噪聲。當本發(fā)明的切換裝置的優(yōu)選實施例在四個通道之間切換時，對本領(lǐng)域的技術(shù)人員來說，很顯然可以實現(xiàn)一個遵循本發(fā)明實質(zhì)的切換裝置在任何數(shù)目的通道之間切換。
當本發(fā)明的優(yōu)選實施例被說明并描述為集成電路二極晶體管時，對本領(lǐng)域的一般技術(shù)人員來說很顯然，本發(fā)明的電路可以使用另一種器件技術(shù)來實現(xiàn)，包括但不限于CMOS、MOS、分立元件以及ECL。對本領(lǐng)域的技術(shù)人員來說也很顯然的是，不同的邏輯電路配置可以替代上述邏輯電路執(zhí)行優(yōu)選實施例的功能。
根據(jù)特定實施例及其細節(jié)描述了本發(fā)明，以便有利于理解本發(fā)明的結(jié)構(gòu)和操作的原則。這里這樣參考特定實施例以及其中的細節(jié)不是為了限制后面所附的權(quán)利要求的范圍。對本領(lǐng)域的技術(shù)人員來說很顯然的是，選做說明的實施例中可以進行修改而不背離本發(fā)明的精神和范圍。
權(quán)利要求
1.在具有多個通道、每個對應于預定數(shù)目的存儲位置而且每個包括一個磁阻傳感器的多通道存儲系統(tǒng)內(nèi)切換通道的切換裝置，包括a·多個激活電路，每個通道一個，而且每個配置為激活并接收對應磁阻傳感器產(chǎn)生的信號；b.多個啟動電路，每個通道一個，啟動所選定的一個激活電路中及對應的磁阻傳感器；以及c·一個控制電路，連接到每個啟動電路，控制啟動電路的操作。
2.權(quán)利要求1所述的切換裝置，其特征在于每個啟動電路包括一個啟動晶體管，而且每個啟動晶體管的射極以差分對配置連接在一起，通過電流源供電，以便通過控制電路打開所選定的一個啟動晶體管，引起來自電流源的啟動電流流經(jīng)啟動晶體管中選定的一個，到達所選擇的一個激活電路。
3.權(quán)利要求2所述的切換裝置，其特征在于還包括連接到每個激活電路的偏置電流源，通過所選定的一個激活電路將偏置電流提供給相應的磁阻傳感器。
4.權(quán)利要求3所述的切換裝置，其特征在于還包括連接到每個激活電路的放大器電路，以便放大經(jīng)過所選定的一個激活電路的相應磁阻傳感器發(fā)射的信號。
5.權(quán)利要求4所述的切換裝置，其特征在于還包括連接到激活電路的單個補償電容。
6.權(quán)利要求5所述的切換裝置，其特征在于每個激活電路包括通過啟動電流啟動的激活晶體管。
7.權(quán)利要求6所述的切換裝置，其特征在于中控制電路給所選定的一個啟動晶體管的基極提供邏輯低電平信號，并給未選中的啟動晶體管的基極提供邏輯高電平信號。
8.在具有多個磁阻傳感器、每個從磁介質(zhì)上規(guī)定位置寫數(shù)據(jù)和讀數(shù)據(jù)的多通道存儲系統(tǒng)內(nèi)的切換電路，包括a.多個通道，每個配置為激活并接收相應的一個磁阻傳感器產(chǎn)生的信號并包括i.一個激活電路，配置為激活與相應磁阻傳感器的通信；以及ii.一個啟動電路，連接到激活電路，啟動該激活電路并因此而激活相應的磁阻傳感器；以及b·一個控制電路，連接到每個通道，控制通道的操作。
9.權(quán)利要求8所述的切換電路，其特征在于控制電路保證同時只有一個通道在操作。
10.權(quán)利要求8所述的切換電路，其特征在于啟動電路包括一個啟動晶體管，具有連接到控制電路的基極。
11.權(quán)利要求10所述的切換電路，其特征在于每個啟動晶體管還包括一個射極而且其中每個啟動晶體管的所有射極又都連接在一起，接收從電流源來的啟動電流，藉此控制電路激活選定的一個啟動晶體管的基極，引起啟動電流流經(jīng)啟動晶體管到達相應的激活電路。
12.權(quán)利要求11所述的切換電路，其特征在于還包括連接到每個通道的激活電路的單個補償電容。
13.權(quán)利要求12所述的切換電路，其特征在于所選定的一個啟動晶體管被控制電路將其基極拉至邏輯低電平而激活。
14.為放大、被具有多個通道、每個對應于預定數(shù)目的存儲位置的多通道存儲系統(tǒng)內(nèi)的多個磁阻傳感器讀取的信號的前置放大器電路、包括a.多個激活電路，每個通道一個，而且每個配置為激活并接收相應磁阻傳感器產(chǎn)生的信號；b.多個啟動電路，每個通道一個，連接到相應的激活電路，啟動激活電路中所選定的一個以及相應的磁阻傳感器；c.一個控制電路，連接到每個啟動電路，控制啟動電路的操作并一次激活一個對應于所選定的一個激活電路的啟動電路；d.一個偏置電流源，連接到該激活電路，通過所選定的一個激活電路向相應的磁阻傳感器提供偏置電流；以及e.一個放大器電路，連接到每個激活電路，通過所選定的一個激活電路放大相應的磁阻傳感器所發(fā)射的信號。
15.權(quán)利要求14所述的前置放大器電路，其特征在于還包括一個單個補償電容，連接到激活電路。
16.權(quán)利要求15所述的前置放大器電路，其特征在于每個啟動電路包括一個啟動晶體管而且所有啟動晶體管以差分對配置連接在一起，通過電流源供電，以便控制電路打開選定的一個啟動晶體管，引起來自電流源的啟動電流流經(jīng)它到達所選定的一個激活電路。
17.權(quán)利要求16所述的前置放大器電路，其特征在于每個激活電路包括一個通過啟動電流打開的激活晶體管。
18.權(quán)利要求17所述的前置放大器電路，其特征在于每個啟動晶體管包括連接到控制電路的基極。
19.權(quán)利要求18所述的前置放大器電路，其特征在于所選定的一個啟動晶體管被控制電路激活其基極而打開。
20.權(quán)利要求19所述的前置放大器電路，其特征在于啟動晶體管的基極通過將所選定的基極拉至邏輯低電平而激活。
全文摘要
一個在多通道磁介質(zhì)存儲系統(tǒng)中讀/寫前置放大器電路內(nèi)的通道之間切換的切換裝置在通道之間切換并將激活的磁阻傳感器連接到前置放大器電路并接收偏置電流。每個通道包括一個第一對應晶體管，通過一條合適的控制信號線被啟動，允許電流流經(jīng)第一晶體管以啟動連接到磁阻傳感器的第二對應晶體管。多個通道，每個包括一個磁阻傳感器和第一、第二對應晶體管?？刂七壿嬰娐诽峁┛刂菩盘柧€，每通道一個。包括一個單個補償電容。
文檔編號G01R33/09GK1164775SQ9710455
公開日1997年11月12日 申請日期1997年3月25日 優(yōu)先權(quán)日1996年3月25日
發(fā)明者M·納耶比, M·穆斯巴, 小路法男 申請人:索尼電子有限公司