專利名稱：使用單個(gè)存儲(chǔ)器用于并行和掃描方式測(cè)試的集成電路測(cè)試系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路測(cè)試系統(tǒng)。特別是，本發(fā)明涉及具有用于并行測(cè)試方式和掃描測(cè)試方式的單個(gè)存儲(chǔ)器的測(cè)試系統(tǒng)。
轉(zhuǎn)讓給本受讓人的US5606568中的現(xiàn)有技術(shù)展示了使用平行測(cè)試矢量存儲(chǔ)器(vector memory)用于進(jìn)行電子電路的電平靈敏掃描設(shè)計(jì)(LSSD)測(cè)試的測(cè)試方法和結(jié)構(gòu)。

圖1表示用于測(cè)試電子被測(cè)器件(DUT)101的現(xiàn)有技術(shù)系統(tǒng)100。該測(cè)試系統(tǒng)100包括測(cè)試矢量指示存儲(chǔ)器102，該測(cè)試矢量指示存儲(chǔ)器102儲(chǔ)存確定要在DUT 101上進(jìn)行的電子測(cè)試的多個(gè)預(yù)定測(cè)試指令。響應(yīng)經(jīng)過(guò)讀取線103施加于測(cè)試矢量指示存儲(chǔ)器102的讀取信號(hào)，模式處理器105經(jīng)過(guò)指令總線104從測(cè)試矢量指示存儲(chǔ)器102接收指令。根據(jù)該指令，模式處理器105經(jīng)過(guò)地址總線106給測(cè)試矢量數(shù)據(jù)存儲(chǔ)器107提供一個(gè)或一序列地址，以便存取預(yù)先儲(chǔ)存在測(cè)試矢量數(shù)據(jù)存儲(chǔ)器107中的一個(gè)或多個(gè)測(cè)試矢量。這些一個(gè)或多個(gè)測(cè)試矢量經(jīng)過(guò)數(shù)據(jù)總線108順序發(fā)送給定時(shí)發(fā)生器109，該定時(shí)發(fā)生器109用于將測(cè)試矢量數(shù)據(jù)轉(zhuǎn)換成具有適當(dāng)電壓和電流電平的適當(dāng)定時(shí)信號(hào)，然后這些定時(shí)信號(hào)經(jīng)過(guò)總線110施加給DUT 101的適當(dāng)引線。圖1中所示的這種現(xiàn)有技術(shù)測(cè)試系統(tǒng)在本領(lǐng)域中是公知的，并且例如在R.Powell.“IBM’s VLSI Logic TestSystem.”IEEE Test Conference Proceedings，pp.388-392(1981)中有介紹。
如圖2所示，在正常操作過(guò)程中，并行測(cè)試矢量被模式處理器105從測(cè)試矢量數(shù)據(jù)存儲(chǔ)器107尋址，然后通過(guò)總線108的引線108-1到108-N施加于各定時(shí)發(fā)生器和相關(guān)的電子設(shè)備109-1到109-N，然后該電子設(shè)備109-1到109-N將希望的信號(hào)電平施加于DUT 101的輸入引線201-1到201-N。
在用于控制模式處理器105的測(cè)試矢量指示存儲(chǔ)器102中可以儲(chǔ)存幾種類型的指令。一種這樣的指令是測(cè)試矢量除去(TVS)指令，它具有以下格式TVS<計(jì)數(shù)><地址>其中TVS是指令型，<計(jì)數(shù)>是要被模式處理器105順序?qū)ぶ返臏y(cè)試矢量數(shù)據(jù)存儲(chǔ)器107內(nèi)的序列矢量的數(shù)量，<地址>是含有序列矢量的第一個(gè)的測(cè)試矢量數(shù)據(jù)存儲(chǔ)器107內(nèi)的地址。例如，TVS指令TVS 151102使模式處理器105對(duì)儲(chǔ)存在測(cè)試矢量數(shù)據(jù)存儲(chǔ)器107內(nèi)的15個(gè)地址矢量順序?qū)ぶ?，開(kāi)始于地址1102并終止于地址1116。
隨著大規(guī)模集成電路的到來(lái)已經(jīng)出現(xiàn)了器件測(cè)試的問(wèn)題。例如，隨著一個(gè)集成電路中的元件和輸入引線數(shù)量的增加，需要輸入數(shù)據(jù)序列和輸出數(shù)據(jù)序列的更大量組合和排列。這就大大增加了測(cè)試所有這種組合和排列的難度，而且在給測(cè)試序列編程、儲(chǔ)存大量測(cè)試矢量時(shí)消耗了更多的時(shí)間，并且測(cè)試每個(gè)集成電路時(shí)增加了時(shí)間。這些問(wèn)題又提高了測(cè)試集成電路的成本。
為了減少測(cè)試LSI器件帶來(lái)的這些問(wèn)題，使用由E.Eichelberger andT.Williams.“A Logic Design Structure for LSI Testability”，Journal ofDesign Automation and Fault Tolerant Computing.Vol.2 No.2 pp.165-178(May 978)中介紹的電平靈敏掃描設(shè)計(jì)(LSSD)技術(shù)設(shè)計(jì)集成電路。使用這種LSSD技術(shù)，圖2的DUT 101被設(shè)計(jì)成包括各與DUT 101的輸入引線201-1到201-N相關(guān)的多個(gè)門(mén)或鎖存器203-1到203-N。輸入引線201-1到201-N上的輸入信號(hào)經(jīng)過(guò)輸入緩沖器202-1到202-N施加于鎖存器203-1到203-N。鎖存器203-1到203-N的輸出引線與DUT 101的內(nèi)部電路系統(tǒng)(未示出)連接，由此容許施加于DUT 101的并行輸入引線201-1到201-N的并行輸入信號(hào)使DUT 101以正常方式操作。但是，DUT 101還包括鎖存器203-1到203-N串聯(lián)于其間的串行LSSD輸入引線204和串行LSSD輸出引線205。盡管圖2只展示了單鏈的鎖存器203-1到203-N和一對(duì)LSSD輸入和輸出引線如引線204、205，應(yīng)該理解，DUT 101可以具有包括用于在DUT 101內(nèi)的任何希望位置暫時(shí)儲(chǔ)存邏輯電平的鎖存器的任何希望數(shù)量的LSSD通道。每個(gè)這種LSSD通道包括多個(gè)鎖存器如鎖存器203-1到203-N和LSSD輸入和輸出引線204、205，以及相關(guān)輸入緩沖器和輸出緩沖器。利用這種LSSD通道，可以掛起DUT 101的正常并行數(shù)據(jù)輸入操作，同時(shí)通過(guò)使來(lái)自LSSD輸入引線204的串行輸入信號(hào)中脈動(dòng)并在LSSD輸出引線205上順序讀取每個(gè)LSSD寄存器203-1到203-N的內(nèi)容，預(yù)置這種鎖存器的內(nèi)容。這就容許測(cè)試系統(tǒng)能夠在DUT 101內(nèi)部的希望位置上預(yù)置數(shù)據(jù)值，不需要根據(jù)施加于輸入引線201-1、201-N的并行輸入測(cè)試矢量而使這種數(shù)據(jù)值預(yù)置。
與前面所述的利用將并行測(cè)試矢量施加于并行輸入引線201-1到201-N的測(cè)試矢量數(shù)據(jù)存儲(chǔ)器107一樣，進(jìn)行DUT 101的正常并行輸入信號(hào)操作。但是，如圖3所示，當(dāng)希望使用LSSD輸入和輸出引線302，304測(cè)試DUT 101時(shí)，使用分開(kāi)的串行LSSD輸入存儲(chǔ)器305-1和LSSD輸出存儲(chǔ)器305-2。在LSSD測(cè)試過(guò)程中，構(gòu)成為每LSSD通道寬為一位并且深通常為100Mbits數(shù)量級(jí)的LSSD輸入存儲(chǔ)器305-1的內(nèi)容順序施加于LSSD輸入引線302。同時(shí)，LSSD通道中的鎖存器的內(nèi)容在LSSD輸出引線304上順序輸出并與預(yù)定LSSD輸出存儲(chǔ)器305-2相比較，其中LSSD輸出存儲(chǔ)器305-2是每LSSD通道寬為一位并且深度一般與LSSD輸入存儲(chǔ)器305-1相同。
不幸的是，用于進(jìn)行LSSD測(cè)試的該現(xiàn)有技術(shù)需要使用附加的存儲(chǔ)器305-1和305-2，由此增加了測(cè)試系統(tǒng)的成本和復(fù)雜性。
US5606568還介紹了用于LSSD器件的并行輸入測(cè)試矢量測(cè)試和串行LSSD測(cè)試矢量的單個(gè)存儲(chǔ)器。該專利展示了具有分布于帶有沒(méi)有用數(shù)據(jù)填充的大塊存儲(chǔ)器(large blocks of memory)的整個(gè)存儲(chǔ)器的串行掃描鏈和并行矢量。該存儲(chǔ)器是用于減少再裝載存儲(chǔ)器所需要的時(shí)間的系統(tǒng)的一部分。該存儲(chǔ)器的缺點(diǎn)是不能有效地使用存儲(chǔ)空間。為減少再裝載時(shí)間，犧牲了空間效率。
所需要的是帶有容許具有并行測(cè)試方式和掃描測(cè)試方式的測(cè)試器的單個(gè)存儲(chǔ)器的測(cè)試系統(tǒng)，該存儲(chǔ)器的使用空間是很有效的，并且向測(cè)試系統(tǒng)快速提供并行和掃描矢量從而足以經(jīng)濟(jì)和有效地進(jìn)行集成電路的測(cè)試。
一種半導(dǎo)體測(cè)試系統(tǒng)具有掃描測(cè)試方式和并行測(cè)試方式。單個(gè)存儲(chǔ)器基本上使用其所有存儲(chǔ)空間儲(chǔ)存a)在并行測(cè)試方式過(guò)程中使用的并行測(cè)試矢量，和b)在掃描測(cè)試方式過(guò)程中使用的并行測(cè)試矢量和掃描測(cè)試矢量。使用一開(kāi)關(guān)用于從并行測(cè)試方式轉(zhuǎn)變?yōu)閽呙铚y(cè)試方式。耦合到單個(gè)存儲(chǔ)器的模式發(fā)生器操縱并行測(cè)試方式期間使用的并行測(cè)試矢量和掃描測(cè)試方式期間使用的并行和掃描測(cè)試矢量。
通過(guò)交替存取存儲(chǔ)器和通過(guò)并行讀出存儲(chǔ)器的測(cè)試矢量來(lái)提高掃描測(cè)試方式的速度。通過(guò)形成多個(gè)掃描鏈并將它們施加于被測(cè)器件(DUT)的多個(gè)管腳，可以進(jìn)一步減少處理時(shí)間。最后，通過(guò)多路傳輸要傳送給總線的掃描鏈數(shù)據(jù)可以提高將掃描鏈數(shù)據(jù)饋送到DUT管腳的總線的時(shí)鐘速度。
圖1表示根據(jù)現(xiàn)有技術(shù)的集成電路測(cè)試裝置。
圖2表示根據(jù)現(xiàn)有技術(shù)的集成電路測(cè)試裝置的模式處理器和并行測(cè)試矢量存儲(chǔ)器設(shè)置。
圖3表示根據(jù)現(xiàn)有技術(shù)的集成電路測(cè)試裝置的串行測(cè)試矢量存儲(chǔ)器設(shè)置。
圖4表示用于根據(jù)現(xiàn)有技術(shù)的串行集成電路測(cè)試裝置的支持裝置。
圖5表示具有并行測(cè)試方式和掃描測(cè)試方式的本發(fā)明的集成電路測(cè)試系統(tǒng)的示意圖。
圖5表示帶有用于并行測(cè)試方式和掃描測(cè)試方式的單個(gè)存儲(chǔ)器的測(cè)試系統(tǒng)。大容量存儲(chǔ)器500裝有并行測(cè)試方式中的并行測(cè)試矢量和掃描測(cè)試方式中的并行和掃描測(cè)試矢量的混合。沒(méi)有如現(xiàn)有技術(shù)中所述那樣留下空缺的存儲(chǔ)區(qū)域。具有被分成四個(gè)1M扇區(qū)502a-502d的4M(192位數(shù)據(jù)，這些數(shù)據(jù)容許這些扇區(qū)以并行和交叉方式操作。在該方式中，數(shù)據(jù)可以用快到四倍的速度被讀出。例如，從扇區(qū)502a-502d同時(shí)讀出并行測(cè)試矢量到并行矢量控制器504。被發(fā)送的每192位數(shù)據(jù)字中有64個(gè)三位并行測(cè)試數(shù)據(jù)字。并行矢量控制器504具有保持來(lái)自存儲(chǔ)器500的32個(gè)192×4(即768)位并行矢量數(shù)據(jù)字的緩沖器505。并行測(cè)試數(shù)據(jù)字各為3位，因此每通道提供8個(gè)并行測(cè)試矢量狀態(tài)。并行矢量控制器504經(jīng)過(guò)總線523給用于DUT 514中的通道508-1到508-64的64個(gè)通道管腳(即可以輸入、輸出等)506-1到506-64的每個(gè)提供3位并行測(cè)試數(shù)據(jù)字。通道508-1到508-64代表與每個(gè)管腳相關(guān)的邏輯。該管腳電子設(shè)備和定時(shí)電路由507-1到507-64表示，這與圖2中的現(xiàn)有技術(shù)的相同。
掃描控制器512具有保持從存儲(chǔ)器500接收的32個(gè)192×4(即768)掃描測(cè)試矢量數(shù)據(jù)字的緩沖器513。此外，掃描控制器512具有儲(chǔ)存用于掃描鏈的數(shù)據(jù)的16個(gè)交替數(shù)據(jù)總線寄存器514-1到514-16。交替數(shù)據(jù)總線寄存器的數(shù)量可由用戶選擇并且可以是高達(dá)16的任何數(shù)字。例如在圖5中，五個(gè)替換數(shù)據(jù)寄存器1-5可被選擇以產(chǎn)生5個(gè)掃描鏈。在緩沖器513中，用于5個(gè)掃描鏈的數(shù)據(jù)被儲(chǔ)存在15位的扇區(qū)中。5個(gè)掃描鏈數(shù)據(jù)字各為3位。這些扇區(qū)的每個(gè)被讀入到替換數(shù)據(jù)寄存器1-5中，其中3位進(jìn)入寄存器1-5的每個(gè)中。從緩沖器513傳送第一個(gè)15位組之后，傳送15位的第二組并繼續(xù)進(jìn)行，直到768位緩沖器中的所有15位組用完為止。當(dāng)緩沖器513用盡所有15位扇區(qū)時(shí)，在來(lái)自該緩沖器中的32字的下一個(gè)768位字中讀取。該替換數(shù)據(jù)寄存器1-5繼續(xù)串行通過(guò)位到各掃描鏈。3位掃描測(cè)試數(shù)據(jù)字各具有在掃描輸入(scan in)用的一個(gè)數(shù)據(jù)位，在掃描輸出(scan out)用的一個(gè)預(yù)定位，和用于屏蔽未知數(shù)據(jù)的一個(gè)屏蔽位。本領(lǐng)域的技術(shù)人員也可使用2位掃描測(cè)試數(shù)據(jù)字。該屏蔽位可以留下，因此容許24個(gè)掃描鏈。
替換數(shù)據(jù)寄存器1-5中的15位數(shù)據(jù)經(jīng)過(guò)15個(gè)數(shù)據(jù)線被傳送到21多路復(fù)用器516?？偣灿?8個(gè)數(shù)據(jù)線可用于16個(gè)替換數(shù)據(jù)寄存器，但是，在所給例子中只有15個(gè)可用于5個(gè)掃描鏈。其它33條線是沒(méi)有用的。多路復(fù)用器516每條線可多路傳輸2位，因此使將掃描鏈數(shù)據(jù)載到交替數(shù)據(jù)總線518的線的總數(shù)量從48減少到24。在交替數(shù)據(jù)總線518中每個(gè)通道有24條線。這就容許總線518在50MHz操作運(yùn)載8個(gè)掃描鏈(即用于每個(gè)鏈的通道的掃描輸入和掃描輸出)，所述頻率是以25MHz用16個(gè)鏈操作的總線的速度的兩倍。本發(fā)明的特點(diǎn)之一是，使掃描測(cè)試數(shù)據(jù)字的傳輸快到足以使大芯片的掃描測(cè)試經(jīng)濟(jì)實(shí)用。
模式發(fā)生器520調(diào)整分別到并行矢量控制器504和掃描控制器512的并行和掃描測(cè)試矢量數(shù)據(jù)字的流量。當(dāng)從存儲(chǔ)器500讀取時(shí)，掃描測(cè)試矢量和并行測(cè)試矢量相關(guān)聯(lián)并且必須協(xié)調(diào)(coordinate)。產(chǎn)生這種關(guān)系是因?yàn)槊?位掃描測(cè)試數(shù)據(jù)字(即在替換數(shù)據(jù)寄存器中)的一個(gè)位具有在掃描測(cè)試期間使用的預(yù)定位以檢測(cè)并行測(cè)試矢量輸出的預(yù)定值。模式處理器520控制掃描和測(cè)試矢量的位置和搜索，從而維持它們的關(guān)系。在測(cè)試過(guò)程中，在并行測(cè)試矢量數(shù)據(jù)字在并行測(cè)試控制器504的緩沖器中被耗盡時(shí)，需要更多的并行測(cè)試矢量數(shù)據(jù)字。在需要這些字時(shí)，掃描控制器512也將需要更多的相關(guān)掃描測(cè)試矢量數(shù)據(jù)字。
在DUT 514中，例如在奔騰(英特爾公司商標(biāo))處理器中有高于1000000個(gè)觸發(fā)器(以下ff’s-也公知為鎖存器或存儲(chǔ)元件)522-1到522-n。64個(gè)并行測(cè)試通道507-1到507-64將驅(qū)動(dòng)在并行測(cè)試中使用的I/O管腳。并行矢量控制器504通過(guò)總線518將給64個(gè)通道507-1到507-64的大多數(shù)提供三位字。有些通道將用于其它目的。
對(duì)于掃描測(cè)試，DUT有以串聯(lián)連接所有ffs的內(nèi)部電路。這被稱為掃描矢量。64個(gè)通道507-1到507-64將用于驅(qū)動(dòng)在掃描測(cè)試中使用的I/O管腳。對(duì)于掃描測(cè)試，從并行矢量(即開(kāi)關(guān))在輸入通道508-1到508-64的一個(gè)上提供信號(hào)，使DUT 514轉(zhuǎn)換到掃描方式并在ff邏輯鏈(即掃描矢量)中放置所有ffs。在需要時(shí)，該輸入信號(hào)將也用于返回到并行狀態(tài)。使用來(lái)自替換數(shù)據(jù)寄存器1-5的5個(gè)掃描鏈的例子，用戶可以指定64個(gè)通道508-1到508-64的哪個(gè)將接收掃描鏈。一個(gè)通道將用于掃描輸入位，第二個(gè)通道將用于掃描輸出位(即預(yù)定位)。在該例子中將使用10個(gè)通道。例如通道1，即圖5中所示的508-1可以被選擇以接收第一掃描鏈。掃描輸入位將施加于輸入506-1?？梢赃x擇第三通道508-3作為掃描輸出通道。預(yù)定位將施加于輸入端506-3。圖5中示出了在通道508-1和508-3上的掃描輸入和掃描輸出箭頭以表示到掃描測(cè)試的通道開(kāi)關(guān)，但這只是用于表示性目的的。
在掃描測(cè)試中第一步是通過(guò)串行的ffs的鏈?zhǔn)┘訏呙桄溡栽谒衒fs中建立公知狀態(tài)。掃描輸入位被定時(shí)一個(gè)周期進(jìn)入門(mén)522-1，因此給門(mén)522-1提供公知狀態(tài)。將定時(shí)下兩個(gè)時(shí)鐘周期使位到門(mén)522-2和522-3，該門(mén)522-3也是掃描輸出通道508-3。這就將所有串行ff’s設(shè)置到公知狀態(tài)。然后所有ff’s從掃描測(cè)試狀態(tài)改變到并行測(cè)試狀態(tài)。然后來(lái)自并行矢量控制器505和總線523的下一個(gè)并行測(cè)試矢量施加于用于掃描測(cè)試的每個(gè)通道的輸入端，因此通道輸入是公知的。并行測(cè)試矢量被定時(shí)一個(gè)或多個(gè)周期通過(guò)可改變每個(gè)輸出ff的狀態(tài)的每個(gè)通道。然后ff’s被轉(zhuǎn)換回到掃描測(cè)試狀態(tài)，并且掃描鏈將循環(huán)結(jié)束每個(gè)ff’s的狀態(tài)(即并行測(cè)試輸出)。將相對(duì)于來(lái)自掃描測(cè)試矢量的預(yù)定輸出位檢測(cè)該輸出狀態(tài)。在本例中該通道是508-3。如果集成電路被邏輯校正，則其提供指示。該系統(tǒng)程序設(shè)計(jì)器建立存儲(chǔ)器500的數(shù)據(jù)結(jié)構(gòu)以使校正的預(yù)定位與相關(guān)并行測(cè)試位同位。在準(zhǔn)備下一次測(cè)試時(shí)ff’s也復(fù)位到公知狀態(tài)。掃描矢量的長(zhǎng)度將是通道1和3之間的所有串行ff’s。
在操作中，在測(cè)試之前并行和掃描測(cè)試被設(shè)計(jì)并編程到模式處理器520中。做出決定測(cè)試是并行測(cè)試或掃描測(cè)試。如果測(cè)試是并行測(cè)試，則在開(kāi)始測(cè)試之前只有并行測(cè)試矢量被裝載到存儲(chǔ)器500中。在并行測(cè)試時(shí)使用多個(gè)并行測(cè)試矢量(即數(shù)百萬(wàn))并填充整個(gè)存儲(chǔ)器。如果測(cè)試是掃描測(cè)試，則在測(cè)試之前向存儲(chǔ)器500中裝載并行和掃描測(cè)試矢量。在掃描測(cè)試時(shí)使用少數(shù)量的并行測(cè)試矢量(即100000個(gè))。但是，使用大量的掃描測(cè)試矢量，即數(shù)百萬(wàn)數(shù)量級(jí)。由于并行測(cè)試和掃描測(cè)試都需要大容量存儲(chǔ)器，因此對(duì)于具有并行測(cè)試方式和掃描測(cè)試方式的測(cè)試器可以使用一個(gè)存儲(chǔ)器。具有掃描測(cè)試和并行測(cè)試的現(xiàn)有技術(shù)測(cè)試器使用兩個(gè)大容量存儲(chǔ)器。
如果測(cè)試是掃描測(cè)試，則IC必須設(shè)計(jì)成能從邏輯進(jìn)行其正常角色的并行操作方式和ff’s形成串行掃描鏈的掃描測(cè)試方式轉(zhuǎn)換。掃描方式需要的額外電路系統(tǒng)是集成電路的約15％。如前面所述，測(cè)試狀態(tài)之間的轉(zhuǎn)換是通過(guò)給輸入通道之一輸入信號(hào)進(jìn)行的。
裝載程序花費(fèi)大量時(shí)間例如20分鐘，但是這種裝載只對(duì)要測(cè)試的特殊集成電路類型進(jìn)行一次。然后測(cè)試數(shù)千個(gè)相同電路。一旦裝載完成，準(zhǔn)備開(kāi)始所選擇的掃描測(cè)試。通過(guò)使并行和掃描測(cè)試矢量從存儲(chǔ)器500讀入并行矢量控制器504的緩沖器505和掃描控制器512的緩沖器513，模式處理器開(kāi)始掃描測(cè)試。
首先，在轉(zhuǎn)換通道上提供輸入以將ff’s轉(zhuǎn)換到掃描測(cè)試狀態(tài)。在該例中對(duì)于5個(gè)掃描鏈的每個(gè)，激活被選擇作為掃描輸入和掃描輸出通道的通道。將根據(jù)哪個(gè)IC管腳組希望被測(cè)試來(lái)選擇被選擇作為掃描輸入和掃描輸出通道的通道。開(kāi)始，通過(guò)串行ff’s的鏈?zhǔn)┘訏呙桄溡栽谒衒f’s中建立公知狀態(tài)。然后，ff’s都被轉(zhuǎn)換回到并行測(cè)試狀態(tài)。
在并行矢量控制器504中并行測(cè)試矢量被分為64個(gè)三位字，它們被提供給用于掃描測(cè)試的64個(gè)通道508-1到508-64的任何一個(gè)。這些通道各含有要被測(cè)試的IC邏輯的一部分。模式發(fā)生器520中的時(shí)鐘將循環(huán)至少一個(gè)并行測(cè)試矢量通過(guò)每個(gè)通道的邏輯。通常將通過(guò)該邏輯定時(shí)幾個(gè)矢量。此時(shí)，有用于每個(gè)通道的輸出ff的新輸出狀態(tài)。然后測(cè)試將轉(zhuǎn)換回到掃描測(cè)試狀態(tài)，并且將開(kāi)始掃描測(cè)試。
緩沖器513將發(fā)送15位組到交替數(shù)據(jù)總線寄存器514-1到514-5。每個(gè)交替數(shù)據(jù)總線寄存器將代表一個(gè)掃描鏈，并給多路復(fù)用器516提供用于該鏈的3位掃描測(cè)試數(shù)據(jù)字。這將建立15位字，并在多路復(fù)用器516中進(jìn)行21多路傳輸并通過(guò)總線518被發(fā)送到選擇掃描輸入和掃描輸出通道。掃描控制器512將繼續(xù)提供掃描測(cè)試輸入字，直到對(duì)于選擇的5個(gè)通道的每個(gè)完成掃描鏈為止。從選擇的5個(gè)掃描輸出通道脈動(dòng)輸出每個(gè)通道的輸出ff中的并行測(cè)試數(shù)據(jù)。然后并行測(cè)試輸出數(shù)據(jù)與來(lái)自相關(guān)掃描字的預(yù)定位相比較。這將表示是否在集成電路的邏輯中有缺陷。同時(shí)，掃描鏈用用于下次測(cè)試的公知值復(fù)位輸出ffs。這可以持續(xù)數(shù)百萬(wàn)個(gè)測(cè)試周期。通常，大集成電路如奔騰處理器的測(cè)試可用6-20秒。
本發(fā)明的特點(diǎn)之一是使用相同存儲(chǔ)器在并行測(cè)試方式期間儲(chǔ)存所有并行測(cè)試矢量并在掃描測(cè)試方式期間儲(chǔ)存所有掃描測(cè)試矢量和并行測(cè)試矢量。矢量可以被裝入該存儲(chǔ)器中以利用存儲(chǔ)器中的所有空間。重要的是可以在一個(gè)機(jī)構(gòu)中進(jìn)行兩種測(cè)試方式，因?yàn)橛脩艨梢允褂脦в杏糜趻呙铚y(cè)試的內(nèi)裝式掃描電路系統(tǒng)的部件和沒(méi)有內(nèi)裝式掃描測(cè)試電路系統(tǒng)的部件。它們需要測(cè)試兩種部件的機(jī)構(gòu)。使用保持用于兩種測(cè)試類型的大量測(cè)試矢量的相同存儲(chǔ)器可以作為經(jīng)濟(jì)有效地方式。
在現(xiàn)有技術(shù)的一個(gè)實(shí)施例中使用兩分開(kāi)的存儲(chǔ)器，一個(gè)用于并行測(cè)試方式，一個(gè)用于掃描測(cè)試方式。在另一現(xiàn)有技術(shù)實(shí)施例中使用一個(gè)存儲(chǔ)器，但并沒(méi)有有效地裝載該存儲(chǔ)器并在存儲(chǔ)器中留下了大量未使用的空間。這意味著只有限制數(shù)量的矢量可以放置在存儲(chǔ)器中。
此外，對(duì)于本發(fā)明的來(lái)說(shuō)，并行和掃描矢量從存儲(chǔ)器讀出到測(cè)試電路的速度是很重要的。測(cè)試矢量需要以容許芯片快速被測(cè)試的速度提供給測(cè)試電路。這容許昂貴的主要設(shè)備具有大快速流量。為此，該存儲(chǔ)器被分為容許交替存取的四個(gè)扇區(qū)502a-d。并且數(shù)據(jù)用快到四倍的速度被讀出。而且因?yàn)镈UT中的串行掃描鏈在大芯片中是很長(zhǎng)的，例如1000000個(gè)門(mén)，這將需要多個(gè)時(shí)鐘周期來(lái)完成。在使用被分為16個(gè)分開(kāi)的交替數(shù)據(jù)總線寄存器514-1到514-16的掃描控制器512的本發(fā)明中減少了該時(shí)間，其中該掃描控制器512可以并行操作并以快16倍的速度進(jìn)行掃描測(cè)試。通過(guò)使用21多路復(fù)用器516還可以進(jìn)一步提高該速度，從而將進(jìn)入交替數(shù)據(jù)總線518的布線數(shù)量從48減少到24。這容許總線用是50MHz兩倍的速度運(yùn)行，由此減少運(yùn)行時(shí)間。
雖然前面已經(jīng)使用一個(gè)板上64個(gè)通道來(lái)介紹本發(fā)明，但可以通過(guò)使用多個(gè)板來(lái)擴(kuò)大該測(cè)試系統(tǒng)。例如，對(duì)于很大IC來(lái)說(shuō)，16個(gè)板將給出1000測(cè)試通道。此外，掃描鏈可以散布在幾個(gè)板上，而掃描輸入通道在一個(gè)板上，掃描輸出通道在另一個(gè)板上。
對(duì)于速度的第二個(gè)原因是在并行測(cè)試過(guò)程中用戶要求可以在器件速度測(cè)試。在并行測(cè)試過(guò)程中用戶可以通過(guò)控制時(shí)鐘速度來(lái)達(dá)到該目的。
前面已經(jīng)介紹和示出了本發(fā)明的優(yōu)選實(shí)施例，對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)可以做出多種改變和替換實(shí)施例。因而，本發(fā)明只限于所附的各項(xiàng)權(quán)利要求。
權(quán)利要求
1.一種半導(dǎo)體測(cè)試系統(tǒng)，包括用于所述測(cè)試系統(tǒng)的掃描測(cè)試方式，用于所述測(cè)試系統(tǒng)的并行測(cè)試方式，單個(gè)存儲(chǔ)器，可使用其基本上所有存儲(chǔ)空間用于儲(chǔ)存a)在所述測(cè)試系統(tǒng)的所述并行測(cè)試方式過(guò)程中使用的并行測(cè)試矢量，和b)在所述掃描測(cè)試方式過(guò)程中使用的并行測(cè)試矢量和掃描測(cè)試矢量，用于在所述并行測(cè)試方式和所述掃描測(cè)試方式之間轉(zhuǎn)換的開(kāi)關(guān)，模式處理器，可耦合到所述單個(gè)存儲(chǔ)器上，從而操縱a)在所述測(cè)試系統(tǒng)的所述并行測(cè)試方式過(guò)程中使用的所述并行測(cè)試矢量以測(cè)試集成電路，和b)在所述掃描測(cè)試方式過(guò)程中使用的所述并行測(cè)試矢量和掃描測(cè)試矢量以測(cè)試集成電路。
2.權(quán)利要求1所述的半導(dǎo)體測(cè)試系統(tǒng)，其中交替存取所述存儲(chǔ)器，從而容許測(cè)試矢量從存儲(chǔ)器并行讀出，用于所述并行和掃描測(cè)試方式。
3.權(quán)利要求1和2的半導(dǎo)體測(cè)試系統(tǒng)，該系統(tǒng)具有掃描控制器，該掃描控制器帶有用于從所述存儲(chǔ)器接收在所述掃描測(cè)試方式期間使用的所述掃描測(cè)試矢量的掃描控制緩沖器，所述掃描控制器還具有一個(gè)或多個(gè)交替數(shù)據(jù)總線寄存器，每個(gè)交替數(shù)據(jù)總線寄存器從所述掃描控制緩沖器串行接收數(shù)據(jù)字，由此形成構(gòu)成掃描鏈的數(shù)據(jù)字串行鏈。
4.權(quán)利要求3的半導(dǎo)體測(cè)試系統(tǒng)，其中所述串行數(shù)據(jù)字含有在掃描輸入使用的掃描輸入位，和在掃描輸出使用的預(yù)定位。
5.權(quán)利要求4的半導(dǎo)體測(cè)試系統(tǒng)，其中所述串行數(shù)據(jù)字還包含用于屏蔽未知數(shù)據(jù)的屏蔽位。
6.權(quán)利要求4的半導(dǎo)體測(cè)試系統(tǒng)，其中該測(cè)試系統(tǒng)具有通過(guò)一個(gè)或多個(gè)通信線與所述交替數(shù)據(jù)總線寄存器合作的多路復(fù)用器，所述多路復(fù)用器通過(guò)所述通信線接收所述數(shù)據(jù)字串行鏈，所述多路復(fù)用器多路傳輸所述數(shù)據(jù)字并通過(guò)減少數(shù)量的線給交替數(shù)據(jù)總線提供所述多路傳輸?shù)淖?，由此容許所述交替數(shù)據(jù)總線以提高了的時(shí)鐘速度運(yùn)行。
7.權(quán)利要求6的半導(dǎo)體測(cè)試系統(tǒng)，其中該測(cè)試系統(tǒng)具有帶有多個(gè)管腳的被測(cè)器件，基本上所有所述管腳是所述被測(cè)器件中的分開(kāi)的通道，一個(gè)或多個(gè)所述管腳通過(guò)一個(gè)或多個(gè)通道輸入與所述交替數(shù)據(jù)總線連接，每個(gè)所述掃描鏈與一個(gè)或多個(gè)所述通道合作。
8.權(quán)利要求7的半導(dǎo)體測(cè)試系統(tǒng)，其中選擇一個(gè)或多個(gè)通道以分別接收所述掃描鏈之一，所述通道是掃描輸入通道并只接收來(lái)自所述掃描鏈的數(shù)據(jù)字的掃描輸入位，并且選擇一個(gè)或多個(gè)其它通道以分別接收來(lái)自所述掃描鏈之一的數(shù)據(jù)字的掃描輸出預(yù)定位。
9.權(quán)利要求8的半導(dǎo)體測(cè)試系統(tǒng)，其中該測(cè)試系統(tǒng)具有并行矢量處理器，該處理器帶有用于接收來(lái)自所述存儲(chǔ)器的并在所述并行測(cè)試方式過(guò)程使用的所述掃描測(cè)試矢量的緩沖器。
全文摘要
一種半導(dǎo)體測(cè)試系統(tǒng)具有掃描測(cè)試方式和并行測(cè)試方式。單個(gè)存儲(chǔ)器基本上使用其所有存儲(chǔ)空間儲(chǔ)存a)在并行測(cè)試方式過(guò)程中使用的并行測(cè)試矢量,和b)在掃描測(cè)試方式過(guò)程中使用的并行測(cè)試矢量和掃描測(cè)試矢量。開(kāi)關(guān)用于從并行測(cè)試方式改變?yōu)閽呙铚y(cè)試方式。耦合到單個(gè)存儲(chǔ)器的模式發(fā)生器操縱在并行測(cè)試方式過(guò)程中使用的并行測(cè)試矢量和在掃描測(cè)試方式過(guò)程中使用的并行和掃描測(cè)試矢量。通過(guò)交替存取該存儲(chǔ)器和從該存儲(chǔ)器并行讀出測(cè)試矢量,提高了掃描測(cè)試方式的速度。通過(guò)產(chǎn)生多個(gè)掃描鏈并將其施加于被測(cè)器件(DUT)的多個(gè)管腳,可以進(jìn)一步減少處理時(shí)間。最后,通過(guò)多路傳送被傳輸?shù)娇偩€的掃描鏈數(shù)據(jù),可以提高輸送掃描鏈數(shù)據(jù)到DUT管腳的總線的時(shí)鐘速度。
文檔編號(hào)G01R31/3183GK1270671SQ98809198
公開(kāi)日2000年10月18日 申請(qǐng)日期1998年9月14日 優(yōu)先權(quán)日1997年9月16日
發(fā)明者威廉·麥坎德利斯, 瑪麗C·斯托克, 雷蒙德·斯特魯布爾, 歐內(nèi)斯特P·沃克 申請(qǐng)人:泰拉丁公司