專利名稱：用于測量和分析集成電路塊的電信號的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于電測量和分析集成電路塊(IC；集成電路；芯片)中不能被直接觸及到的電路位置上具有的電信號的裝置，該集成電路設(shè)有多個連接觸點(焊墊；管腳；焊珠)。
為了能對集成電路塊的故障及時鐘定時方案作出分析，就需要觀測芯片內(nèi)部的信號，即在集成電路塊內(nèi)不能被觸及到的電路位置上具有的信號。在此情況下一種時間上精確的信號觀測常常起著重要的作用。對此必需譬如以對比方式測量時鐘脈沖，測量異步信號，如中斷信號，及分析依賴異步信號的功能。
迄今為止，在分析方面使用了專門的、技術(shù)成本特別高的分析儀器，造成此儀器很昂貴。對于這樣一種分析則需要將集成電路塊打開并為測量作準備。但是，通過這些措施改變了電路的電性能，從而在某些部分中將無法再現(xiàn)故障。
不可觸及的電路位置也可能是由于集成電路塊的設(shè)計及結(jié)構(gòu)引起的。如果集成電路被組裝在新式的、俗稱BGA(Ball Grid Array焊珠柵形陣列)殼體中及然后安裝到一個系統(tǒng)電路板上的系統(tǒng)中時，BAG殼體上對系統(tǒng)電路板的接觸點(Balls)不再能被觸及，因為接觸點位于殼體的下側(cè)并由此隱匿在殼體及系統(tǒng)電路板之間。因此接觸點上用于分析及測試目的的信號不再能被提取。在半導(dǎo)體集成電路譬如使用TQPF殼體的情況下就沒有此問題，因為在該系統(tǒng)中可直接在管腳上提取信號。
相反地，在BGA殼體的情況下系統(tǒng)電路板上的最重要信號被引導(dǎo)到測試點上并從那里再引導(dǎo)到所連接的芯片上。這是以相應(yīng)電路板上的位置為代價的，這必然帶來附加的成本；在分層的情況下還有另外附加成本的代價，其中相應(yīng)的信號必需被引導(dǎo)到局部多層的印刷電路板的表面上。出于該原因，僅是很少的信號才被引導(dǎo)到測試點上，這就意味著，在故障情況下完全可能出現(xiàn)正好所需要的信號不能被提取。
本發(fā)明的任務(wù)在于提供一種技術(shù)上低成本的可能性，以使得在集成電路塊內(nèi)不能被觸及到的電路位置上具有的信號、例如芯片內(nèi)部的信號或一個由BGA殼體封裝的半導(dǎo)體集成電路的接觸點上的所有信號的觀測成為可能，由此亦可對表現(xiàn)異常的批量產(chǎn)品直接進行測試或分析。
本發(fā)明涉及本文開始部分所述類型的裝置，根據(jù)本發(fā)明將這樣來解決上述任務(wù)，即在集成電路塊上設(shè)置一個或多個外部測試連接觸點，每個待測量或待分析的信號可通過集成電路塊的導(dǎo)電路徑從由外部不能觸及的電路位置引導(dǎo)到這些外部測試連接觸點上。
通過使用外部測試連接觸點可以作到芯片內(nèi)部信號變得可被觀測并能精確地確定其隨時間變化的特性。為此，通過集成電路塊的導(dǎo)電路徑從由外部不能觸及的電路位置可選擇導(dǎo)通地使一個參考信號引導(dǎo)到這些外部測試連接觸點中的一個上，及通過集成電路塊內(nèi)的導(dǎo)電路徑從由外部不能觸及的電路位置可選擇導(dǎo)通地使每個待測量或待分析的信號引導(dǎo)到另一測試連接觸點或另外多個測試連接觸點上。
為了確定信號隨時間變化的特性除待分析信號外還應(yīng)提供參考信號。為了能在時間上精確地分析芯片內(nèi)部的信號、例如時鐘信號及異步信號，則根據(jù)本發(fā)明，至少設(shè)置兩個外部測試連接觸點。
不可被觸及的信號可涉及集成電路塊的芯片內(nèi)部的信號，該集成電路塊被這樣地設(shè)計，即這些信號、包括參考信號在內(nèi)可選擇接通地被引導(dǎo)到測試連接觸點上。
而不可被觸及的信號則是這樣的信號，即在一個集成電路塊的殼體中不可被觸及的觸點上具有的信號，這些信號、包括參考信號在內(nèi)可以以選擇接通的方式引導(dǎo)到測試連接觸點上，這些測試連接觸點是由觸點中的特殊觸點構(gòu)成的。
在此情況下，該集成電路塊的殼體是一個俗稱BGA的殼體(焊珠柵形陣列殼體)，其中由觸點(焊珠)形成的測試連接觸點是不可被觸及的，因為這些測試觸點位于BGA殼體的下面并由此隱匿在殼體及安裝該殼體的系統(tǒng)電路板之間，其中另外觸點上的待測量及待分析信號以及另外觸點上具有的參考信號可選擇接通地被引導(dǎo)到所述特殊觸點上，這些特殊觸點與系統(tǒng)電路板上的相應(yīng)多個金屬測試點形成導(dǎo)電連接。
在該BGA殼體中規(guī)定一個或多個觸點，它們的信號可在用戶專用的系統(tǒng)電路板中的測試點上被觀測到。在這些測試點上，集成電路塊的所有另外觸點上的信號也可被觀測到。
為了實現(xiàn)選擇接通，在集成電路塊中以有利方式設(shè)有一個時間上可控的多路電路，借助它使各個待測量及待分析的信號以及相應(yīng)的參考信號接通到測試連接觸點上。如果該時間上可控的多路電路被設(shè)置在由BGA殼體包圍的集成電路塊中，則不是作為外部測試連接觸點的觸點與多路電路的輸入端電連接，該多路電路的輸出端與構(gòu)成BGA殼體的外部測試連接觸點的特殊觸點形成導(dǎo)電連接。由此可使所有觸點的信號被任意地多路轉(zhuǎn)換地連接到確定的測試觸點上。而迄今為止總是一個信號明確地被分配到一個或很少幾個觸點上。
根據(jù)本發(fā)明所述的裝置的一個有利改進在于，預(yù)定用于向外部測試連接觸點選擇地接通的多路電路控制部分被作成可編程的。這樣，多路電路即使在工作期間也能夠按需要編程。
根據(jù)本發(fā)明構(gòu)成所述的裝置可借助一個集成塊測試儀用來對集成電路塊進行分析，對該測試儀輸入每個測試連接觸點上具有的用于分析的信號。
根據(jù)本發(fā)明所述的裝置也可用來對使用在一個系統(tǒng)內(nèi)的集成電路塊進行直接分析，其中對測試連接觸點上具有的信號進行測量及分析。正常情況下，也可附加地對其中使用了集成電路塊的系統(tǒng)進行分析。
測試連接觸點可有利選擇地在相反的工作方向上用于向集成電路塊的從外部不能被觸及的電路點輸入信號(輸入模式)。
以下將借助在附圖中所示的實施例來描述本發(fā)明。附圖為

圖1是具有兩個外部測試連接觸點(管腳)的一個半導(dǎo)體集成電路塊(芯片)的示意圖，通過這些測試連接觸點可觀測芯片內(nèi)部的信號；圖2也是具有兩個外部測試焊墊的一個半導(dǎo)體電路芯片的示意圖，通過這些測試焊墊可觀測裝置中一個BGA殼體內(nèi)不能被觸及的其他焊墊上的信號；圖3是在整個系統(tǒng)中安裝在一個BGA殼體內(nèi)的半導(dǎo)體電路芯片，及圖4a，4b及4c分別表示一個BGA殼體(塑料平薄焊珠柵形陣列)下面、側(cè)面及上面的示圖。
在圖1中概要表示的半導(dǎo)體集成電路塊(芯片)1具有兩個外部測試連接觸點(管腳)2及3，通過它們可以在時間上精確地觀測芯片內(nèi)部的信號4，5及6、即不能直接被觸及的電路位置上具有的信號。譬如，可以對比地測量時鐘脈沖，測量異步信號、如中斷信號，及分析與異步信號相關(guān)的功能。集成電路塊1之所以設(shè)有兩個外部連接觸點2及3，是因為要精確地確定時間特性。
對于這種確定，除了在一個測試連接觸點2或3上加待分析信號外，在各個其他測試連接觸點上應(yīng)供給一個參考信號。其結(jié)論是，為了在時間上精確的分析芯片內(nèi)部的信號4、5或6至少必需具有兩個測試連接觸點2及3。為了選擇地接通芯片內(nèi)部信號4、5或6，設(shè)有作為多路電路的兩個多路轉(zhuǎn)換器7及8，它們的輸入端9、10、11或12、13、14與芯片內(nèi)部傳送信號的位置15、16、17或18、19、20相連接。這兩個多路轉(zhuǎn)換器7及8的輸出端21及22與兩個外部測試連接觸點(管腳)2或3電連接。
這兩個多路轉(zhuǎn)換器7及8譬如可被作成邏輯或三態(tài)單元，它們將各由一個控制寄存器23或24控制，后者在工作期間可通過一個控制器、一個數(shù)字信號處理器或一個轉(zhuǎn)接控制器來編程。
在圖2中也概要地表示出具有兩個構(gòu)成外部測試連接觸點的測試觸點(測試焊墊；測試焊珠)26及27的一個半導(dǎo)體電路塊(芯片)25的示意圖，通過這些測試觸點可觀測裝置中一個BGA殼體內(nèi)不能被觸及的其他觸點(焊墊；焊珠)28上的信號。如圖4a，4b及4c中以三個不同示意圖所表示的，對系統(tǒng)電路板29的觸點28是不能被觸及到的，因為這些觸點28位于殼體30的下面并由此隱匿在殼體30及系統(tǒng)電路板29之間。
因此，不能直接提取到觸點28上用于測試及分析目的的信號。為了選擇地接通在觸點28上具有的信號，設(shè)置了相應(yīng)于圖2的一個多路電路31，它的輸入端32與單個觸點28相連接。
多路電路31的輸出端33及34與兩個外部測試觸點(測試焊珠)26或27形成電連接。多路開關(guān)31譬如可被作成邏輯或三態(tài)單元，它將由一個控制寄存器35控制，后者在工作期間可通過一個控制器、一個數(shù)字信號處理器或一個轉(zhuǎn)接控制器來編程。
在圖3中表示出在整個系統(tǒng)中各安裝在一個BGA殼體內(nèi)的半導(dǎo)體電路塊36及37的示意圖，該系統(tǒng)被安裝在用戶專用的系統(tǒng)電路板38上。在系統(tǒng)板38上設(shè)有兩個金屬測試點39及40，它們與兩個測試觸點26及27電連接。被定為半導(dǎo)體集成電路塊36的測試觸點26及27的兩個焊珠變?yōu)橄到y(tǒng)電路板38上可被看到的兩個測試點39及40。
在這兩個觸點26及27上而實際在測試點39及40上可使集成電路塊36的所有其它觸點28的信號變?yōu)榭杀挥^測。所有觸點28上的各個信號向測試觸點26或27的可控選擇接通是相應(yīng)于圖1借助多路電路31來實現(xiàn)的。
權(quán)利要求
1.用于電測量和分析集成電路塊(IC；集成電路；芯片)中不能被直接觸及到的電路位置上具有的電信號的裝置，該集成電路設(shè)有多個連接觸點(焊墊；管腳；焊珠)，其特征在于，在集成電路塊(1)上設(shè)置一個或多個外部測試連接觸點(2，3)，每個待測量或待分析的信號(4，5，6)可通過集成電路塊的導(dǎo)電路徑從由外部不能觸及的電路位置(15至20)引導(dǎo)到這些外部測試連接觸點上。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，通過集成電路塊的導(dǎo)電路徑從由外部不能觸及的電路位置(15至17)可選擇導(dǎo)通地使一個參考信號引導(dǎo)到這些外部測試連接觸點(2，3)中的一個(2)上，及通過集成電路塊的導(dǎo)電路徑從由外部不能觸及的電路位置(18至20)可選擇導(dǎo)通地使每個待測量或待分析的信號引導(dǎo)到另一測試連接觸點(3)或另外多個測試連接觸點上。
3.根據(jù)權(quán)利要求2所述的裝置，其特征在于，僅設(shè)有兩個外部測試連接觸點(2，3)。
4.根據(jù)以上權(quán)利要求中的任何一項所述的裝置，其特征在于，不可被觸及的信號(4，5，6)是集成電路塊(1)的芯片內(nèi)部的信號，該集成電路塊被這樣地設(shè)計，即這些信號、包括參考信號在內(nèi)可選擇接通地被引導(dǎo)到測試連接觸點(2，3)上。
5.根據(jù)權(quán)利要求1至3中的任何一項所述的裝置，其特征在于，不可被觸及的信號是這樣的信號，即在一個集成電路塊(25)的殼體中不可被觸及的觸點(28)上具有的信號，及這些信號、包括參考信號在內(nèi)可選擇接通地被引導(dǎo)到測試連接觸點(26，27)上，這些測試連接觸點由觸點(28)中的特殊觸點構(gòu)成。
6.根據(jù)權(quán)利要求5所述的裝置，其特征在于，該集成電路塊的殼體是一個俗稱BGA的殼體(焊珠柵形陣列殼體)，其中由觸點(焊珠)形成的測試連接觸點(28)是不可被觸及的，因為這些測試觸點(28)位于BGA殼體(30)的下面并由此隱匿在殼體(30)及安裝該殼體的系統(tǒng)電路板(29，38)之間，及另外觸點上的待測量及待分析信號以及另外觸點上具有的參考信號可選擇接通地被引導(dǎo)到所述特殊觸點(26，27)上，這些特殊觸點與系統(tǒng)電路板(29，38)上的相應(yīng)多個金屬測試點(39，40)形成導(dǎo)電連接。
7.根據(jù)以上權(quán)利要求中的任何一項所述的裝置，其特征在于，為了選擇接通，在集成電路塊(1；25)中設(shè)有一個時間上可控的多路電路(7，8；31)，借助它使各個待測量及待分析的信號以及需要時使相應(yīng)的參考信號接通到外部測試連接觸點(2，3；26，27)上。
8.根據(jù)權(quán)利要求5和7所述的裝置，其特征在于，該時間上可控的多路電路(31)被設(shè)置在由BGA殼體包圍的集成電路塊(25)中，及不是作為外部測試連接觸點(28)的觸點與多路電路(31)的輸入端(32)電連接，該多路電路的輸出端(33，34)與構(gòu)成BGA殼體的外部測試連接觸點(26，27)的特殊觸點形成導(dǎo)電連接。
9.根據(jù)權(quán)利要求7或8所述的裝置，其特征在于，預(yù)定用于向外部測試連接觸點選擇地接通的多路電路(7，8；31)控制部分被作成可編程的。
10.根據(jù)以上權(quán)利要求中的任何一項所述的裝置，其特征在于，測試連接觸點(2，3)可選擇地在相反的工作方向上用于向集成電路塊(1)的從外部不能被觸及的電路點(15至20)輸入信號。
11.根據(jù)以上權(quán)利要求中的任何一項所述的裝置，其特征在于，借助一個集成塊測試儀對集成電路塊(1)進行分析的應(yīng)用，對該測試儀輸入每個測試連接觸點(2，3)上具有的用于分析的信號。
12.根據(jù)權(quán)利要求1至10中的任何一項所述的裝置，其特征在于，對使用在一個系統(tǒng)內(nèi)的集成電路塊(1)進行分析的應(yīng)用，其中對測試連接觸點(2，3)上具有的信號進行測量及分析。
13.根據(jù)權(quán)利要求12所述的裝置，其特征在于，對其中使用了集成電路塊(1)的系統(tǒng)進行分析的附加應(yīng)用。
全文摘要
根據(jù)本發(fā)明，在集成電路塊(芯片)(1)上設(shè)置一個或多個外部測試連接觸點(焊墊；管腳；焊珠)(2，3)，每個待測量或待分析的信號(4，5，6)可選擇地、如借助多路電路(7，8)并通過位于集成電路塊內(nèi)的導(dǎo)電路徑從由外部不能直接觸及的電路位置如芯片內(nèi)的點(15至20)或被覆蓋的觸點接通到這些外部測試連接觸點上。根據(jù)本發(fā)明所述的裝置尤其可用于高集成度半導(dǎo)體芯片。
文檔編號G01R31/3185GK1439101SQ99807135
公開日2003年8月27日 申請日期1999年6月11日 優(yōu)先權(quán)日1998年6月16日
發(fā)明者W·施米德, C·德爾赫菲爾 申請人:因芬尼昂技術(shù)股份公司