一種測量多通道射頻芯片相位偏差的測試裝置及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種測量射頻芯片相位偏差的測試裝置，尤其是一種測量多通道射頻芯片相位偏差的測試裝置，屬于集成電路測試技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的發(fā)展，衛(wèi)星通信領(lǐng)域、衛(wèi)星導(dǎo)航領(lǐng)域、雷達通信領(lǐng)域、電子通信領(lǐng)域等市場對射頻接收芯片的需求日益劇增，因此無論是在射頻接收芯片研發(fā)階段還是生產(chǎn)階段均有大量的測試需求。
[0003]射頻接收芯片存在多通道并行接收，并且對各通道接收數(shù)據(jù)要求相位誤差有一定的要求。對這種多通道射頻接收芯片的測試過程中，存在測試系統(tǒng)通道相位誤差、測試板相位誤差以及芯片間相位誤差等影響，無法進行精確測試。
[0004]此外，對于ATE自動測試系統(tǒng)來說，為提高成本利用率，數(shù)字資源配置一般充足，但是模擬資源和射頻資源由于利用率相對偏低，一般僅配置到基本狀態(tài)。因此，對于多通道射頻接收芯片來說，由于測試系統(tǒng)的硬件配置限制，很難適用于多通道測試的需求。

【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)中的不足，本發(fā)明提供了一種測量多通道射頻芯片相位偏差的測試
目.ο
[0006]為解決上述技術(shù)問題，本發(fā)明所采取的技術(shù)方案是:
[0007]技術(shù)方案一:
[0008]一種測量多通道射頻芯片相位偏差的測試裝置，由ATE測試系統(tǒng)、示波器、測試板、參考芯片組成；所述參考芯片和待測芯片型號一致；所述測試板分別連接所述參考芯片、待測芯片和ATE測試系統(tǒng)；所述示波器連接所述ATE測試系統(tǒng)；
[0009]所述ATE測試系統(tǒng)經(jīng)所述測試板分別向所述測試芯片和參考芯片提供測試所需要的激勵信號；所述激勵信號包括I路以上模擬射頻信號；所述測試板采集所述待測芯片與所述參考芯片的輸出信號，將其輸出至所述ATE測試系統(tǒng)計算所述待測芯片與所述參考芯片輸出信號的相位差；所述示波器顯示輸出所述ATE測試系統(tǒng)輸出的各模擬射頻信號延遲。
[0010]所述測試板包括參考芯片測試電路和待測芯片測試電路；所述參考芯片測試電路和待測芯片測試電路分別連接所述參考芯片和待測芯片；所述參考芯片測試電路和待測芯片測試電路由一條以上的連接線等長的射頻通道組成；所述參考芯片測試電路中射頻通道數(shù)目與所述參考芯片和ATE測試系統(tǒng)的資源相配合；所述待測芯片測試電路中射頻通道數(shù)目與所述待測芯片的管腳數(shù)目和ATE測試系統(tǒng)的資源相配合；
[0011]所述測試板采集所述待測芯片各射頻通道的輸出信號與所述參考芯片I條射頻通道的輸出信號，送入所述ATE測試系統(tǒng)計算所述待測芯片與所述參考芯片輸出信號的相位差。
[0012]所述測試板還包括功分器和/或耦合器。
[0013]所述ATE測試系統(tǒng)經(jīng)所述測試板分別向所述測試芯片和參考芯片提供測試所需要的激勵信號包括SPI寄存器配置信號、參考時鐘信號和模擬射頻信號。
[0014]技術(shù)方案二:
[0015]一種應(yīng)用權(quán)利要求1所述的測量多通道射頻芯片相位偏差的測試裝置測量多通道射頻芯片相位偏差的方法，包括以下步驟:
[0016]步驟I):根據(jù)待測芯片管腳分布和ATE測試系統(tǒng)資源設(shè)計測試板，所述測試板設(shè)有用于連接參考芯片的參考芯片測試電路和用于連接待測芯片的待測芯片測試電路；所述參考芯片測試電路中射頻通道數(shù)目與所述參考芯片管腳分布相配合；所述待測芯片測試電路中射頻通道數(shù)目與所述待測芯片的管腳數(shù)目相配合；所述參考芯片測試電路中射頻通道和待測芯片測試電路中射頻通道等長；
[0017]步驟2):根據(jù)測試條件要求，配置ATE測試系統(tǒng)，使其提供與所述待測芯片管腳分布相適配合的模擬射頻信號、數(shù)字信號和電源，如果ATE測試系統(tǒng)所能提供的模擬射頻信號小于所述參考芯片測試電路中射頻通道數(shù)目與所述待測芯片測試電路中射頻通道數(shù)目之和時，采用功分器和耦合器擴展所述ATE測試系統(tǒng)提供的模擬射頻信號數(shù)量，使其等于所述參考芯片測試電路中射頻通道數(shù)目與所述待測芯片測試電路中射頻通道數(shù)目之和；
[0018]步驟3):完成測試板3電裝，連接ATE測試系統(tǒng)、測試板、參考芯片、待測芯片和示波器；
[0019]步驟4):以任一所述參考芯片測試電路中射頻通道為基準通道，所述ATE測試系統(tǒng)測量所述待測芯片測試電路中各射頻通道的延遲測量，并與所述示波器配合進行相位補償；具體包括以下分步驟:
[0020]步驟4-1):所述示波器抓取所述待測芯片測試電路中各射頻通道輸入模擬射頻信號，測量顯示所述待測芯片測試電路中各射頻通道輸入模擬射頻信號的延遲；
[0021]步驟4-2):根據(jù)輸入頻率對所述待測芯片測試電路中各射頻通道進行相位補償；
[0022]步驟4-3):根據(jù)相干采樣定理，設(shè)置所述ATE測試系統(tǒng)采集所述各射頻通道輸出的ADC數(shù)字信號的采樣速率和采樣點數(shù)；
[0023]步驟4-4):所述ATE測試系統(tǒng)對所述基準通道和各待測芯片測試電路中射頻通道輸出的ADC數(shù)字信號進行差分采樣，計算其與所述基準通道的相位差。
[0024]由于采用了上述技術(shù)方案，本發(fā)明的有益效果在于:
[0025]1.本發(fā)明可以在ATE測試系統(tǒng)硬件限制的條件下，實現(xiàn)多通道并行測試，減少了測試成本。
[0026]2.本發(fā)明采用與待測芯片型號一致芯片作為參考芯片，為相位測試提供統(tǒng)一基準，提高了測試的準確性。
[0027]3.本發(fā)明可以在ATE自動測試系統(tǒng)硬件配置限制的條件下，消除測試系統(tǒng)通道相位誤差、測試板相位誤差和芯片間相位誤差的影響，還原各通道間的實際誤差，實現(xiàn)多通道芯片相位誤差的批量測試。
[0028]4.本發(fā)明充分考慮了測試系統(tǒng)、布局布線以及芯片間相位誤差的干擾，解決了目前多通道芯片批產(chǎn)測試中相位不穩(wěn)的問題。
【附圖說明】
[0029]圖1是本發(fā)明的原理框圖；
[0030]圖2是本發(fā)明實施例1的原理框圖。
【具體實施方式】
[0031]下面結(jié)合附圖對本發(fā)明做進一步詳細說明:
[0032]實施例1:
[0033]一種測量多通道射頻芯片相位偏差的測試裝置，由ATE測試系統(tǒng)、示波器、測試板、參考芯片組成；所述參考芯片和待測芯片型號一致；所述測試板分別連接所述參考芯片、待測芯片和ATE測試系統(tǒng)；所述示波器連接所述ATE測試系統(tǒng)；
[0034]所述ATE測試系統(tǒng)經(jīng)所述測試板分別向所述測試芯片和參考芯片提供測試所需要的激勵信號；所述激勵信號包括I路以上模擬射頻信號；所述測試板采集所述待測芯片與所述參考芯片的輸出信號，將其輸出至所述ATE測試系統(tǒng)計算所述待測芯片與所述參考芯片輸出信號的相位差；所述示波器顯示輸出所述ATE測試系統(tǒng)輸出的各模擬射頻信號延遲。
[0035]所述測試板包括參考芯片測試電路和待測芯片測試電路；所述參考芯片測試電路和待測芯片測試電路分別連接所述參考芯片和待測芯片；所述參考芯片測試電路和待測芯片測試電路由一條以上的連接線等長的射頻通道組成；所述參考芯片測試電路中射頻通道數(shù)目與所述參考芯片和ATE測試系統(tǒng)的資源相配合；所述待測芯片測試電路中射頻通道數(shù)目與所述待測芯片的管腳數(shù)目和ATE測試系統(tǒng)的資源相配合；
[0036]所述測試板采集所述待測芯片各射頻通道的輸出信號與所述參考芯片I條射頻通道的輸出信號，送入所述ATE測試系統(tǒng)計算所述待測芯片與所述參考芯片輸出信號的相位差。
[0037]所述測試板還包括功分器和/或耦合器。
[0038]所述ATE測試系統(tǒng)經(jīng)所述測試板分別向所述測試芯片和參考芯片提供測試所需要的激勵信號包括SPI寄存器配置信號、參考時鐘信號和模擬射頻信號。
[0039]在本實施例中，待測芯片為四通道并行接收芯片，測試時需要V93000測試系統(tǒng)提供相應(yīng)的數(shù)字信號、模擬信號和電源。待測芯片輸出的ADC數(shù)字差分信號最高速率為
11.2ΜΗζο模擬信號包括四路模擬射頻信號、兩路本振IQ信號和四路模擬中頻信號，模擬射頻信號頻率在1.35GHz?1.4GHz?各路數(shù)字模擬鎖相環(huán)電源。
[0040]示波器進行延遲測量。使用ATE測試系統(tǒng)參照示波器測量的各路延遲進行相位補
\-ZX O
[0041]ATE測試系統(tǒng)同時對待測芯片和參考芯片進行測試，由ATE測試系統(tǒng)的數(shù)字板卡抓取待測芯片的四路ADC數(shù)字輸出和參考芯片的一路ADC數(shù)字輸出，在工作站上分別完成對數(shù)字數(shù)據(jù)的處理，計算各芯片各通道ADC數(shù)字輸出的相位計算，將待測芯片的四路ADC數(shù)字輸出相位與參考芯片的一路ADC數(shù)字輸出相位分別作差，以參考芯片一路ADC數(shù)字輸出的相位作為參考，衡量待測芯片四路ADC數(shù)字輸出相位差。
[0042]繪制測試板時嚴格保證待測芯片各射頻通道布線長度一致，以便進行各射頻通道的功率和相位補償。由于ATE測試系統(tǒng)不能提供IQ信號，測試板上加入耦合器，將ATE測試系統(tǒng)提供的兩路LO信號分別調(diào)制成兩路IQ信號供給待測芯片和參考芯片。
[0043]ATE測試系統(tǒng)射頻通道根據(jù)測試要求，分配給待測芯片兩路模擬射頻信號和一路LO信號，利用功分器和耦合器，轉(zhuǎn)換成四路同相模擬射頻信號和IQ兩路LO信號。對參考芯片提供一路模擬射頻信號和一路LO信號，其中利用耦合器轉(zhuǎn)換成IQ兩路LO信號，選定參考芯片4任意一路射頻輸入提供模擬射頻信號，使其正常工作即可。
[0044]V93000測試系統(tǒng)硬件配置主要包含:320個數(shù)字通道，4路測量模擬通道，12個射頻端口根據(jù)測試要求調(diào)整分配激勵和測量通道，將所需數(shù)字通道分配到PS3600板卡中的差分數(shù)字通道，保證在進行ADC差分數(shù)字輸出采樣時的一致性。4路模擬輸出分配到MBAV8中的四個Measure Units