一種基于fpga的船舶雷達數(shù)字化中頻相參接收處理系統(tǒng)的制作方法
【專利說明】—種基于FPGA的船舶雷達數(shù)字化中頻相參接收處理系統(tǒng)
[0001]
技術(shù)領(lǐng)域
[0002]本發(fā)明涉及雷達工程領(lǐng)域，特別涉及到中頻相參的雷達體制，具體來說是一種基于FPGA的船舶雷達數(shù)字化中頻相參接收處理系統(tǒng)。
[0003]
【背景技術(shù)】
[0004]船舶雷達是一種傳統(tǒng)的無線電導(dǎo)航設(shè)備，在船舶近海定位、引導(dǎo)船舶進、出港，窄航道航行以及在避碰中發(fā)揮作用。現(xiàn)如今船舶雷達不僅可以用于船舶導(dǎo)航，還可以用于港口管理和海洋遙感等。目前，國內(nèi)外船舶雷達大都采用非相參脈沖體制，由于采用磁控管振蕩器產(chǎn)生射頻脈沖頻率不夠穩(wěn)定，脈沖間的相位隨機變化，因此主流的模擬接收方法無法利用回波中的頻率信息和相位信息，只是在基帶上對回波包絡(luò)檢波后利用回波的幅值進行目標檢測，大大制約了對目標的檢測能力和跟蹤性能的進一步提高。相參雷達的應(yīng)用可以很好地解決這類問題，其與非相參雷達的最主要區(qū)別就在于相參雷達可進行多普勒信息的提取。相參體制分為全相參體制和中頻相參體制，中頻相參雷達比全相參雷達具有更尚和更合理的性能價格比。并且，現(xiàn)如今船舶雷達的海洋遙感用途越來越重要，用于海洋遙感時天線轉(zhuǎn)速要求較高，而模擬的接收系統(tǒng)靈活性低，處理速度達不到要求，數(shù)字化中頻相參接收處理系統(tǒng)成為必然趨勢。
[0005]隨著數(shù)字信號處理芯片技術(shù)飛速發(fā)展，算法雖然可以通用，但其穩(wěn)定性和速度還達不到工業(yè)化要求。在當今高速A/D轉(zhuǎn)換電路的轉(zhuǎn)換速率越來越高的背景下，雷達數(shù)字化接收機對數(shù)字信號處理器的處理速率提出了更高的要求。傳統(tǒng)通用DSP由于其處理速率有限，往往無法直接處理A/D芯片對中頻信號采樣產(chǎn)生的高速數(shù)據(jù)流，而FPGA的發(fā)展為中頻相參接收系統(tǒng)提供了技術(shù)鋪墊，F(xiàn)PGA可配置、可編程，可以方便地實現(xiàn)數(shù)控振蕩器、低通濾波器等功能，能夠更好地提高系統(tǒng)的靈活性。基于FPGA設(shè)計的數(shù)字化中頻接收系統(tǒng)還符合軟件無線電的基本思想，大大提高了后面雷達信號處理部分的可靠性。
[0006]在雷達中頻接收系統(tǒng)中，已經(jīng)檢索到相關(guān)的專利有:發(fā)明專利[I]( 一種通用型數(shù)字中頻接收機，申請?zhí)?201210507125.4，發(fā)明人:高攀峰)，描述了一種具有多通道靈活組合和并行處理結(jié)構(gòu)的數(shù)字中頻接收機，充分利用ASIC、DSP和FPGA協(xié)同處理和多通道并行處理的優(yōu)勢，既可以用做靈活的通道接收，又可以用做全概率接收，通用性好，適用范圍寬，可應(yīng)用在雷達、通信、測控等多個領(lǐng)域。但是處理模塊芯片較多，結(jié)構(gòu)較為復(fù)雜，使得與整個雷達的系統(tǒng)設(shè)計不夠緊湊；實用新型專利[2](船舶導(dǎo)航雷達大動態(tài)范圍中頻數(shù)字化模塊，申請?zhí)?201320044573.5，發(fā)明人:葛俊祥、潘安、魯建彬等)，描述了一種船舶導(dǎo)航雷達大動態(tài)范圍中頻數(shù)字化模塊，用集成電路的方式將中頻放大、數(shù)字采樣等部分集成于同一模塊，系統(tǒng)更加簡潔。但是采集接收信號后通過接口直接輸給FPGA用于信號處理，只能提取信號的幅度信息而無法提取到相位信息，決定了該雷達無法充分利用回波信號的多普勒信息；發(fā)明專利[3]( 一種雷達接收數(shù)字相干處理系統(tǒng)，申請?zhí)?201310024773.9，發(fā)明人:徐洪春、王遞進)，描述了一種雷達接收數(shù)字相干處理系統(tǒng)，采取中頻直接數(shù)字化，通過發(fā)射主波樣本信號與中頻回波數(shù)字信號進行卷積運算，消除發(fā)射信號初相、頻率不穩(wěn)、幅度不穩(wěn)的影響，實現(xiàn)數(shù)字穩(wěn)頻穩(wěn)相、自適應(yīng)頻率補償、接收相干處理。但是雙通道的模式要保證時鐘同步、I/Q信號幅度相位一致相對比較復(fù)雜。
[0007]

【發(fā)明內(nèi)容】

[0008]本發(fā)明的技術(shù)目的在于克服上述問題，提供一種簡單可行的基于FPGA的船舶雷達數(shù)字化中頻相參接收處理系統(tǒng)。與非相參雷達的最主要區(qū)別就在于相參雷達可進行多普勒信息的提取，另外可以使該船舶雷達用于海洋遙感。主要的解調(diào)工作都是在數(shù)字芯片中實現(xiàn)的，結(jié)構(gòu)簡單，實現(xiàn)起來方便可行，且系統(tǒng)的靈活性高，與模擬變換方法分別得到I/Q基帶信號相比，提高了 I/Q信號的鏡頻抑制比，具有低漂移、低失真等一系列優(yōu)點，并且能夠最大限度地提取回波信號中的有用信息于后期的雷達信號處理操作。并且整個系統(tǒng)開發(fā)簡單有效，易于實現(xiàn)。
[0009]為了實現(xiàn)上述目的，本發(fā)明所采用的技術(shù)方案為:一種基于FPGA的船舶雷達數(shù)字化中頻相參接收處理系統(tǒng)，包括與射頻接收前端的輸出端連接的中頻放大模塊，其特征在于，還包括A/D采樣芯片、數(shù)字下變頻模塊，所述的數(shù)字下變頻模塊包括依序設(shè)置的基于FPGA的數(shù)控振蕩器、低通濾波器和數(shù)字抽取濾波器；射頻接收前端輸出的中頻功率信號經(jīng)過中頻放大模塊轉(zhuǎn)變?yōu)?1.7V-+1.7V的電壓信號，再輸送至A/D采樣芯片，A/D采樣芯片按照基于FPGA的時序控制器輸出的采樣控制信號采集電壓信號后輸送給數(shù)字下變頻模塊。
[0010]前述的一種基于FPGA的船舶雷達數(shù)字化中頻相參接收處理系統(tǒng)，所述的中頻放大模塊包括依序設(shè)置的對數(shù)放大器和電平調(diào)整電路。
[0011]前述的一種基于FPGA的船舶雷達數(shù)字化中頻相參接收處理系統(tǒng)，所述的數(shù)控振蕩器基于FPGA應(yīng)用硬件描述語言verilog來設(shè)計，采用查找表法，包括頻率控制字寄存器、32位相位累加器、相位控制字寄存器、16位地址產(chǎn)生器、波形發(fā)生器ROM五個部分；在輸入時鐘的觸發(fā)下，以所述的頻率控制字為步長值，與相位控制字寄存器用來存放代表頻率的32位相位值一并送入累加器中采用Altera的加法器進行相位累加，用該累加值作為存儲表的地址；波形發(fā)生器ROM是只讀正余弦查找表，讀出對應(yīng)地址的正余弦賦值進行輸出，而輸出頻率是通過頻率控制字的輸入來控制的。
[0012]前述的一種基于FPGA的船舶雷達數(shù)字化中頻相參接收處理系統(tǒng)，所述的數(shù)字抽取濾波器為基于FPGA應(yīng)用硬件描述語言verilog設(shè)計的級聯(lián)濾波器，級聯(lián)濾波器的第一級采用5倍抽取的CIC濾波器，而CIC濾波器會帶來通帶內(nèi)衰減，因此使用補償濾波器使CIC濾波器通頻帶平坦化，即在CIC濾波器之后加上FIR濾波器進行通帶補償，改善數(shù)字濾波器的整體性能，因此在CIC濾波器降低信號采樣頻率后，第二級采用4倍抽取的FIR濾波器，第三級采用2倍抽取的FIR濾波器來進行濾波處理，提高資源利用率。
[0013]前述的一種基于FPGA的船舶雷達數(shù)字化中頻相參接收處理系統(tǒng)，F(xiàn)PGA的PLL核內(nèi)部進行時鐘分頻處理并產(chǎn)生80MHz輸出時鐘提供給A/D采樣芯片作為采樣頻率。
[0014]前述的一種基于FPGA的船舶雷達數(shù)字化中頻相參接收處理系統(tǒng)，所述的A/D采樣芯片對電壓信號進行16位的A/D采樣。
[0015]與現(xiàn)有技術(shù)相比，本發(fā)明具有如下優(yōu)點:
1.系統(tǒng)中中頻放大部分將中放板和ADC芯片分開，PCB上只有模擬地而沒有數(shù)字地，可減少噪聲干擾。
[0016]2.在現(xiàn)有船舶導(dǎo)航雷達的基礎(chǔ)上進行數(shù)字接收的改進，與模擬接收相比處理速度快、精度高，使該船舶雷達也可適應(yīng)海洋遙感的中頻處理要求。
[0017]3.模數(shù)轉(zhuǎn)換模塊利用FPGA控制ADC芯片輸出采樣信號并用FPGA內(nèi)部PLL核產(chǎn)生采樣頻率，這種方法簡單有效，易于實現(xiàn)。
[0018]4.用FPGA代替?zhèn)鹘y(tǒng)的DSP來實現(xiàn)中頻相參接收處理系統(tǒng)，可避免傳統(tǒng)通用DSP其處理速率有限、無法直接處