[0040]請參閱圖3和圖8。接下來，需要對第一底座芯片I的失效芯片4以外的空白區(qū)域進行填補，方法是采用其他的芯片作為補償芯片，對該空白區(qū)域進行填補。補償芯片可采用與失效芯片相同或接近的芯片結構形式制作，然后將補償芯片的正面粘在失效芯片以外區(qū)域的第一底座芯片上。
[0041]作為可選的實施方式，補償芯片的數(shù)量可以是整體的一個芯片，也可以采用幾個補償芯片，以拼接的方式粘貼在失效芯片的周圍。具體可根據(jù)失效芯片在第一底座芯片上的粘貼位置及占據(jù)面積來確定。總之，以粘貼的補償芯片將第一底座芯片的失效芯片以外空白區(qū)域填滿為目的。
[0042]在本實施例中，由于失效芯片4規(guī)則地占據(jù)了圖示的第一底座芯片I的右上四分之一面積，因此，可以選用二個補償芯片5和6進行空白區(qū)域的粘貼。具體方法可為:可先截取兩個芯片用作補償芯片，以第一補償芯片6和第二補償芯片5加以區(qū)分，其中第一補償芯片6的尺寸例如為IXlcm的正方形，第二補償芯片5的尺寸例如為I X 2cm的矩形；然后，將第一補償芯片6正面向下粘在圖3所示的失效芯片4左側的第一底座芯片I的空白處，將第二補償芯片5正面向下粘在失效芯片4下側第一底座芯片I的剩余空白處，即可將失效芯片4以外的空白處全部填滿。
[0043]如圖3所示，粘貼時補償芯片5、6與失效芯片4要盡量靠近，且保證目標位置3在三個芯片5、6和4構成的研磨面的中心位置。優(yōu)選地，可將補償芯片5、6靠緊失效芯片4粘在第一底座芯片I上。用此方法粘貼樣品可保證失效芯片4與補償芯片5、6的正面處于一個水平面上，且可以將失效芯片4與補償芯片5、6之間的縫隙控制在最小，以避免研磨時在芯片5、6和4接縫處堆積顆粒。
[0044]步驟S04:將所述補償芯片和失效芯片的背面水平固定在所述第二底座芯片上。
[0045]請參閱圖4和圖9。接下來，需要利用第二底座芯片對補償芯片和失效芯片的背面進行固定。作為可選的實施方式，可利用熱熔膠將失效芯片和補償芯片的背面與第二底座芯片進行固定。具體方法可為:先將第二底座芯片7放在加熱板(圖略)上進行加熱，并在其表面涂上熱熔膠8，熱熔膠8的量要足夠補償失效芯片4與補償芯片5、6之間的高度差；待熱熔膠8受熱融化后，將第一底座芯片I倒置，然后將失效芯片4和補償芯片5、6的背面水平貼在第二底座芯片7上；接著，對熱熔膠8進行冷卻凝固，使失效芯片4和補償芯片5、6的背面水平固定在第二底座芯片7上。如圖4和圖9所示，第一底座芯片I和第二底座芯片7將待研磨的樣品(包括失效芯片4與補償芯片5、6)夾在中間，組成一個“三明治”結構。本發(fā)明利用第一底座芯片I和第二底座芯片7的配合作業(yè)，保證了失效芯片4和補償芯片5、6的正面處于同一水平面上，且背面得到牢固地固定。
[0046]步驟S05:將所述第一底座芯片揭下，然后，通過研磨去除所述第二底座芯片及與其固定的補償芯片和失效芯片的多余尺寸，并對所述第二底座芯片進行減薄。
[0047]請參閱圖5和圖10。待上述樣品完全冷卻后，利用雙面膠帶的特性，可輕松地將第一底座芯片I從補償芯片5、6和失效芯片4表面揭下不再利用，使失效芯片4和補償芯片5、6樣品的正面暴露出來。第二底座芯片7成為實際研磨所需要的底座。為保證后續(xù)的研磨質量，防止殘留的雙面膠對研磨產(chǎn)生不利影響，可以采用溶劑對失效芯片4和補償芯片
5、6的表面進行清洗。在本實施例中，可采用少量丙酮溶液清洗失效芯片4和補償芯片5、6的表面，將殘留的雙面膠完全去除。清洗時應注意避免丙酮接觸到熱熔膠8。
[0048]請參閱圖6和圖11。接下來，需要對樣品的整體尺寸進行進一步加工，包括去除第二底座芯片7及與其固定的補償芯片5、6和失效芯片4四周的多余尺寸，以及對第二底座芯片7進行減薄處理。作為可選的實施方式，可利用金剛石研磨盤對樣品(包括失效芯片4與補償芯片5、6)的四周及第二底座芯片7的底面進行機械研磨，把樣品研磨到適當大小，并將底座芯片7減薄。如圖6和圖11所示，經(jīng)過研磨處理后，樣品的大小及厚度得到了適當縮小，補償芯片5、6和失效芯片4的外輪廓與第二底座芯片7已保持一致。此步驟是為了研磨時更好地控制芯片，且可適當提高研磨的速率。
[0049]步驟S06:通過研磨將所述失效芯片的正面去層次至目標位置。
[0050]最后，可繼續(xù)通過研磨對失效芯片4的正面進行去層次，直至研磨露出所需要觀察的目標位置3的層次。為了保證研磨的精度，優(yōu)選地，可通過手動研磨方式將失效芯片的正面去層次至目標位置。這時，補償芯片發(fā)揮出調(diào)整失效芯片上目標位置在整個研磨面中位置的作用，即通過補償芯片的延續(xù)作用，將按現(xiàn)有方法制備樣品時、目標位置將位于研磨面邊緣的情況，改進為位于研磨面的中心區(qū)域，從而避免了產(chǎn)生研磨分層的現(xiàn)象。
[0051]以下列舉一個輸入輸出電路失效的案例，在該案例中需要逐層進行觀察。請參閱圖12和圖13，圖12是按照現(xiàn)有技術對一失效芯片進行研磨后的SEM照片；圖13是根據(jù)本發(fā)明較佳實施例對一失效芯片進行研磨后的SEM照片。輸入輸出電路位于芯片的邊緣，緊鄰鍵合點(bonding pad) ο在去層次時，需要保證每層的均勻度，由于目標位置位于芯片邊緣，用現(xiàn)有方法進行去層時，會出現(xiàn)嚴重的錯層現(xiàn)象，如圖12所示；使用本發(fā)明的方法，可以避免錯層現(xiàn)象出現(xiàn)，研磨均勻，如圖13所示。
[0052]從上述技術方案可以看出，本發(fā)明在半導體失效分析領域中制備失效目標位置在失效芯片邊緣的樣品時，通過改變目標位置在研磨樣品中的位置，采用將補償芯片與失效芯片樣品相組合拼接的方法，一起構成使失效芯片邊緣的目標位置處于底座芯片研磨中心位置的研磨樣品，以使失效芯片的目標位置區(qū)域與補償芯片之間在研磨時產(chǎn)生相互補償作用，可以快速、均勻地去除層次，并停留在相應的區(qū)域，從而提高失效芯片樣品研磨后表面的平整度和均勻度，改善芯片邊緣研磨不均勻、容易出現(xiàn)分層的問題，進而提高研磨質量和制樣成功率以及工作效率。
[0053]以上所述的僅為本發(fā)明的優(yōu)選實施例，所述實施例并非用以限制本發(fā)明的專利保護范圍，因此凡是運用本發(fā)明的說明書及附圖內(nèi)容所作的等同結構變化，同理均應包含在本發(fā)明的保護范圍內(nèi)。
【主權項】
1.一種提高芯片去層次時均勻度的方法，其特征在于，包括以下步驟: 步驟SOl:提供一待處理失效芯片及尺寸大于所述失效芯片的第一、第二底座芯片； 步驟S02:將所述失效芯片的正面粘在所述第一底座芯片上，并使處于所述失效芯片邊緣的目標位置靠向所述第一底座芯片的中心位置放置； 步驟S03:提供至少一個補償芯片，將所述補償芯片的正面粘在所述失效芯片以外區(qū)域的所述第一底座芯片上； 步驟S04:將所述補償芯片和失效芯片的背面水平固定在所述第二底座芯片上； 步驟S05:將所述第一底座芯片揭下，然后，通過研磨去除所述第二底座芯片及與其固定的補償芯片和失效芯片的多余尺寸，并對所述第二底座芯片進行減薄； 步驟S06:通過研磨將所述失效芯片的正面去層次至目標位置。
2.根據(jù)權利要求1所述的提高芯片去層次時均勻度的方法，其特征在于，將所述失效芯片和補償芯片的正面通過雙面膠帶粘在所述第一底座芯片上。
3.根據(jù)權利要求1或2所述的提高芯片去層次時均勻度的方法，其特征在于，將所述補償芯片靠緊所述失效芯片粘在所述第一底座芯片上。
4.根據(jù)權利要求1所述的提高芯片去層次時均勻度的方法，其特征在于，將所述失效芯片和補償芯片的背面通過熱熔膠水平固定在所述第二底座芯片上。
5.根據(jù)權利要求1或4所述的提高芯片去層次時均勻度的方法，其特征在于，將所述第二底座芯片放在加熱板上加熱，并在其表面涂上熱熔膠，然后，將所述失效芯片和補償芯片的背面貼在所述第二底座芯片上，對所述熱熔膠進行冷卻凝固，使所述失效芯片和補償芯片的背面水平固定在所述第二底座芯片上。
6.根據(jù)權利要求1或2所述的提高芯片去層次時均勻度的方法，其特征在于，將所述第一底座芯片從所述失效芯片和補償芯片的正面揭下，并采用溶劑清洗所述失效芯片和補償芯片的表面。
7.根據(jù)權利要求6所述的提高芯片去層次時均勻度的方法，其特征在于，所述溶劑為丙酮溶液。
8.根據(jù)權利要求1所述的提高芯片去層次時均勻度的方法，其特征在于，步驟S06中，通過手動研磨方式將所述失效芯片的正面去層次至目標位置。
9.根據(jù)權利要求1所述的提高芯片去層次時均勻度的方法，其特征在于，步驟S05中，利用金剛石研磨盤進行去除多余尺寸及減薄的機械研磨。
10.根據(jù)權利要求1?6任意一項所述的提高芯片去層次時均勻度的方法，其特征在于，所述底座芯片為正方形。
【專利摘要】本發(fā)明公開了一種提高芯片去層次時均勻度的方法，通過改變目標位置在研磨樣品中的位置，采用將補償芯片與失效芯片樣品相組合拼接的方法，一起構成使失效芯片邊緣的目標位置處于底座芯片研磨中心位置的研磨樣品，以使失效芯片的目標位置區(qū)域與補償芯片之間在研磨時產(chǎn)生相互補償作用，可以快速、均勻地去除層次，并停留在相應的區(qū)域，從而提高失效芯片樣品研磨后表面的平整度和均勻度，改善芯片邊緣研磨不均勻、容易出現(xiàn)分層的問題，進而提高研磨質量和制樣成功率以及工作效率。
【IPC分類】G01R31-26
【公開號】CN104849643
【申請?zhí)枴緾N201510248913
【發(fā)明人】劉迪
【申請人】上海華力微電子有限公司
【公開日】2015年8月19日
【申請日】2015年5月15日