高靈敏度低功耗電流檢測電路的制作方法
【技術領域】
[0001]本發(fā)明涉及半導體集成電路技術領域，具體涉及一種高靈敏度低功耗電流檢測電路。
【背景技術】
[0002]隨著電力電子技術的高速發(fā)展以及半導體集成技術的進步，各種類型的電子產(chǎn)品廣泛進入人們的日常生活。在許多電力電子設備應用場合，需要檢測電流。尤其有時需要通過檢測流入設備或芯片的電源電流，以此作出相應的反饋調(diào)節(jié)。
[0003]檢測電源電流的方法如附圖1所示，在電源和芯片之間接一個小電阻，通過測量電阻端口電壓的變化來實現(xiàn)電流檢測的目的。因此，需要一特定結(jié)構的電路來完成對上述電阻電壓的檢測。傳統(tǒng)的檢測電路結(jié)構復雜，有些電路甚至需要引入運放，功耗較大；有些檢測電路的靈敏度不高，要求電源到芯片的電阻要達到一定阻值，由此會直接影響電源供電的效率。。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術問題是針對傳統(tǒng)電流檢測電路結(jié)構復雜功耗大、靈敏度不尚、效率低等缺點，提供一種尚靈敏度低功耗電流檢測電路。
[0005]為了解決上述技術問題，本發(fā)明包括控制開關、第一 PMOS管、第二 PMOS管、第三PMOS管、第一恒流源、第二恒流源和電阻；所述第一 PMOS管的源極接輸入電壓信號，所述第一 PMOS管的漏極接所述第一恒流源的第一端，所述第一 PMOS管的柵極接所述第二 PMOS管的柵極，所述第二 PMOS管的柵極接所述第二 PMOS管的漏極和所述第二恒流源的第一端，所述第二 PMOS管的源極接所述控制開關的第二端和所述第三PMOS管的源極，所述第二 PMOS管的寬長比大于所述第一 PMOS管的寬長比，所述第三PMOS管的柵極接所述第一 PMOS管的漏極和所述第一恒流源的第一端，所述第三PMOS管的漏極接電阻的第一端和輸出電壓信號，所述電阻的第二端接地，所述第一恒流源和第二恒流源的第二端接地，所述控制開關的第一端接電源。
[0006]優(yōu)選地，所述第一恒流源和第二恒流源由恒流源，第一 NMOS管、第二 NMOS管和第三NMOS管組成，所述恒流源的一端接電源，另一端接第一 NMOS管的漏極和柵極，第一 NMOS管的源極接地，第二 NMOS管的柵極接第一 NMOS管的柵極，第二 NMOS管的源極接地，第二NMOS管的漏極接第一 PMOS管的漏極，第三NMOS管的源極接地，第三NMOS管的柵極接第一NMOS管的柵極，第三NMOS管的漏極接第二 PMOS管的漏極。
[0007]優(yōu)選地，所述控制開關為模擬開關。
[0008]優(yōu)選地，所述控制開關為第四PMOS管，所述第四PMOS管源極接電源，柵極接地，漏極接第三PMOS管的源極。
[0009]本發(fā)明采用非常簡單的電路結(jié)構，實現(xiàn)了電流檢測的功能，電路整體功耗較低，本發(fā)明具有較高的檢測靈敏度，可檢測比較小的電流，也即可允許輸入電壓信號非常接近電源電壓。另外，本發(fā)明電流檢測電路的靈敏度方便可調(diào)，電路實用性強。
【附圖說明】
[0010]圖1是傳統(tǒng)檢測電源電流的電路原理圖；
圖2是本發(fā)明電路原理圖；
圖3是本發(fā)明具體實施例的電路原理圖；
圖4是用于檢測芯片流入負電源或流入地的電流檢測電路的原理圖。
【具體實施方式】
[0011]本發(fā)明所列舉的實施例，只是用于幫助理解本發(fā)明，不應理解為對本發(fā)明保護范圍的限定，對于本技術領域的普通技術人員來說，在不脫離本發(fā)明思想的前提下，還可以對本發(fā)明進行改進和修飾，這些改進和修飾也落入本發(fā)明權利要求保護的范圍內(nèi)。
[0012]如圖2所示，包括控制開關K、第一 PMOS管MPl、第二 PMOS管MP2、第三PMOS管MP3、第一恒流源I1、第二恒流源I2和電阻R ;所述第一 PMOS管MPl的源極接輸入電壓信號
所述第一 PMOS管MPl的漏極接所述第一恒流源1:的第一端，所述第一 PMOS管MPl的柵極接所述第二 PMOS管MP2的柵極，所述第二 PMOS管MP2的柵極接所述第二 PMOS管MP2的漏極和所述第二恒流源12的第一端，所述第二 PMOS管的源極接所述控制開關的第二端和所述第三PMOS管的源極，所述第二 PMOS管MP2的寬長比大于所述第一 PMOS管MPl的寬長比，所述第三PMOS管MP3的柵極接所述第一 PMOS管MPl的漏極和所述第一恒流源I1的第一端，所述第三PMOS管MP3的漏極接電阻R的第一端和輸出電壓信號\，所述電阻R的第二端接地，所述第一恒流源I1和第二恒流源I 2的第二端接地，所述控制開關K的第一端接電源VDD。
[0013]作為本發(fā)明的實施例，如圖3所示，所述第一恒流源I1和第二恒流源I 2由恒流源I，第一 NMOS管MNl、第二 NMOS管MN2和第三NMOS管MN3組成，所述恒流源I的一端接電源VDD，另一端接第一 NMOS管MNl的漏極和柵極，第一 NMOS管MNl的源極接地，第二 NMOS管MN2的柵極接第一 NMOS管MNl的柵極，第二 NMOS管MN2的源極接地，第二 NMOS管MN2的漏極接第一 PMOS管MPl的漏極，第三NMOS管MN3的源極接地，第三NMOS管MN3的柵極接第一 NMOS管MNl的柵極，第三NMOS管MN3的漏極接第二 PMOS管MP2的漏極。
[0014]本發(fā)明的具體工作原理如下:
第一 NMOS管MN1、第二 NMOS管MN2和第三NMOS管MN3組成電流鏡，保證電路穩(wěn)定時流過第一 PMOS管MPl和第二 PMOS管MP2的電路為恒量，第四PMOS管MP4 —直工作于三極管區(qū)，其作用相當于常開啟的模擬開關。假定因被檢測電流的變化引起輸入電壓信號Vs降低，第二 PMOS管MP2的柵極電壓會相應降低，而為保持流過第二 PMOS管MP2的電流為恒量，第二 PMOS管MP2的源極電壓也會降低，由此流過第四PMOS管MP4的電流會增大，從而灌入第三PMOS管MP4和電阻R的電流會相應增大，輸出電壓信號會升高。假定輸入電壓信號Vs的變化量為Δ V,則根據(jù)以上分析第四PMOS管MP4漏極電壓也即第三PMOS管MP3源極電壓的變化量也是Δ V，然而流過第三PMOS管MP3管的電流呈增大趨勢，故第三PMOS管MP3柵極電壓的變化量會大于Δ V，又因第三PMOS管MP3工作于飽和區(qū)，因此輸出電壓Vo會呈現(xiàn)明顯的變化。為保證電路有足夠的檢測靈敏度，第二 PMOS管MP2的寬長比必須要比第一 PMOS管MPl的寬長比大。通過增大第二 PMOS管MP2的寬長比和電阻R的阻值，可以提高該電流檢測電路的靈敏度。
[0015]本發(fā)明還提供一種用于檢測芯片流入負電源或流入地的電流的檢測電路，包括第一恒流源11、第二恒流源12、第一 NMOS管麗1、第二 NMOS管麗2、第三NMOS管麗3、電阻R、模擬開關K。其中，第一 NMOS管麗I的源極接輸入電壓Vs，第一 NMOS管麗I的漏極接第一恒流源的第二端，第一 NMOS管MNl的柵極接第二 NMOS管MN2的柵極和第二 NMOS管MN2的漏極，第一恒流源的第一端接正電源VDD，第二 NMOS管麗2的漏極接第二恒流源的第二端，第二 NMOS管MN2的源極接模擬開關K的第一端，第二 NMOS管MN2的寬長比大于第一 NMOS管麗I寬長比，第二恒流源的第一端接電源正VDD，一模擬開關K的第二端接負電源VSS，電阻R的第一端接正電源VDD，電阻R的第二端接第三NMOS管麗3的漏極和輸出電壓信號Vo，第三NMOS管MN3的柵極接第一 NMOS管MNl的漏極，第三NMOS管MN3的源極接模擬開關K的第一端。
【主權項】
1.高靈敏度低功耗電流檢測電路，其特征在于，包括控制開關(K)、第一PMOS管(MPl )、第二 PMOS管(MP2)、第三PMOS管(MP3)、第一恒流源(I1)、第二恒流源(I2)和電阻(R);所述第一 PMOS管(MPl)的源極接輸入電壓信號(Vs)，所述第一 PMOS管(MPl)的漏極接所述第一恒流源(I1)的第一端，所述第一 PMOS管(MPl)的柵極接所述第二 PMOS管(MP2)的柵極，所述第二 PMOS管(MP2)的柵極接所述第二 PMOS管(MP2)的漏極和所述第二恒流源(I2)的第一端，所述第二 PMOS管的源極接所述控制開關的第二端和所述第三PMOS管的源極，所述第二 PMOS管(MP2)的寬長比大于所述第一 PMOS管(MPl)的寬長比，所述第三PMOS管(MP3)的柵極接所述第一 PMOS管(MPl)的漏極和所述第一恒流源(I1)的第一端，所述第三PMOS管(MP3)的漏極接電阻(R)的第一端和輸出電壓信號α)，所述電阻(R)的第二端接地，所述第一恒流源(I1)和第二恒流源(I2)的第二端接地，所述控制開關(K)的第一端接電源(VDD)。2.根據(jù)權利要求1所述高靈敏度低功耗電流檢測電路，其特征在于，所述第一恒流源(11)和第二恒流源(I2)由恒流源(I)，第一NMOS管(麗I)、第二 NMOS管(麗2)和第三NMOS管(麗3)組成，所述恒流源(I)的一端接電源(VDD)，另一端接第一 NMOS管(麗I)的漏極和柵極，第一 NMOS管(MNl)的源極接地，第二 NMOS管(ΜΝ2)的柵極接第一 NMOS管(MNl)的柵極，第二 NMOS管(ΜΝ2)的源極接地，第二 NMOS管(ΜΝ2)的漏極接第一 PMOS管(MPl)的漏極，第三NMOS管(ΜΝ3)的源極接地，第三NMOS管(ΜΝ3)的柵極接第一 NMOS管(MNl)的柵極，第三NMOS管(ΜΝ3)的漏極接第二 PMOS管(ΜΡ2)的漏極。3.根據(jù)權利要求1或2所述高靈敏度低功耗電流檢測電路，其特征在于，所述控制開關(K)為模擬開關。4.根據(jù)權利要求1或2所述高靈敏度低功耗電流檢測電路，其特征在于，所述控制開關(K)為第四PMOS管(MP4 )，所述第四PMOS管(MP4 )源極接電源(VDD )，柵極接地，漏極接第三PMOS管(MP3)的源極。5.檢測芯片流入負電源或流入地電流的高靈敏度低功耗電流檢測電路，其特征在于，包括第一恒流源(I1)、第二恒流源(I2)、第一 NMOS管(麗I)、第二 NMOS管(麗2)、第三NMOS管(麗3)、電阻(R)、模擬開關(K)，所述第一 NMOS管(麗I)的源極接輸入電壓(Vs)，第一NMOS管(麗I)的漏極接第一恒流源(I1)的第二端，第一 NMOS管(麗I)的柵極接第二 NMOS管(麗2)的柵極和第二 NMOS管(麗2)的漏極，第一恒流源(I1)的第一端接正電源(VDD)，第二 NMOS管(麗2)的漏極接第二恒流源(I2)的第二端，第二 NMOS管(麗2)的源極接模擬開關(K)的第一端，第二 NMOS管(麗2)的寬長比大于第一 NMOS管(麗I)寬長比，第二恒流源(12)的第一端接正電源(VDD)，模擬開關(K)的第二端接負電源(VSS)，電阻(R)的第一端接正電源(VDD)，電阻(R)的第二端接第三NMOS管(麗3)的漏極和輸出電壓信號(Vo)，第三NMOS管(MN3)的柵極接第一 NMOS管(MNl)的漏極，第三NMOS管(MN3)的源極接模擬開關(K)的第一端。
【專利摘要】本發(fā)明涉及半導體集成電路技術領域，具體涉及一種高靈敏度低功耗電流檢測電路。包括控制開關、第一PMOS管、第二PMOS管、第三PMOS管、第一恒流源、第二恒流源和電阻；本發(fā)明實現(xiàn)了電流檢測的功能，電路整體功耗較低，具有較高的檢測靈敏度，可檢測比較小的電流，也即可允許輸入電壓信號非常接近電源電壓。另外，本發(fā)明電流檢測電路的靈敏度方便可調(diào)，電路實用性強。
【IPC分類】G01R19/00
【公開號】CN104897943
【申請?zhí)枴緾N201510219151
【發(fā)明人】潘福躍, 張勇, 湯賽楠
【申請人】中國電子科技集團公司第五十八研究所
【公開日】2015年9月9日
【申請日】2015年4月30日