加速硬件木馬觸發(fā)的電路安全可測(cè)性設(shè)計(jì)方法及對(duì)硬件木馬的檢測(cè)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種能加速硬件木馬觸發(fā)的電路安全可測(cè)性設(shè)計(jì)方法，尤其是一種通過(guò)在電路設(shè)計(jì)階段添加額外電路從而使得硬件木馬更容易觸發(fā)的設(shè)計(jì)方法與檢測(cè)流程，尤其適合檢測(cè)需要較長(zhǎng)時(shí)間才會(huì)觸發(fā)的硬件木馬。
【背景技術(shù)】
[0002]隨著集成電路產(chǎn)業(yè)朝著全球合作的趨勢(shì)發(fā)展，在集成電路產(chǎn)業(yè)鏈環(huán)節(jié)上，有越來(lái)越多的第三方參與，使得集成電路在設(shè)計(jì)與制造過(guò)程中不受控的因素越來(lái)越多，由此引發(fā)了對(duì)集成電路安全性的擔(dān)憂。由于第三方不受控環(huán)節(jié)的參與，集成電路在設(shè)計(jì)與制造過(guò)程中很容易遭到惡意修改，并被植入硬件木馬。這些硬件木馬有的會(huì)改變電路的功能，降低電路的性能，縮短電路的壽命，甚至有的會(huì)泄露電路內(nèi)部的機(jī)密信息，從而嚴(yán)重影響集成電路以及使用該集成電路的信息化設(shè)備的安全性，如斯諾登棱鏡門事件。
[0003]目前國(guó)內(nèi)外已經(jīng)有很多針對(duì)集成電路內(nèi)可能含有的硬件木馬的檢測(cè)方法的研宄。目前的硬件木馬檢測(cè)方法中研宄最多的是基于旁路分析的檢測(cè)技術(shù)以及基于邏輯測(cè)試的檢測(cè)技術(shù)?；谂月贩治龅臋z測(cè)主要是利用芯片工作時(shí)的旁路信息(如電磁輻射，電流或者電路延時(shí)等信息)來(lái)對(duì)硬件木馬進(jìn)行檢測(cè)。其原理是因?yàn)殡娐分兄踩氲挠布抉R會(huì)對(duì)芯片的旁路信號(hào)，如電流，頻率或路徑延時(shí)產(chǎn)生影響，因此通過(guò)觀察芯片的旁路信號(hào)并與原始芯片的旁路信息作比較，進(jìn)而檢測(cè)出芯片中是否有硬件木馬的存在?；谶壿嫓y(cè)試的硬件木馬檢測(cè)，主要是通過(guò)功能與結(jié)果測(cè)試的方法，即產(chǎn)生各種各樣的測(cè)試向量，通過(guò)觀測(cè)測(cè)試向量的輸出是否滿足預(yù)期值來(lái)判斷電路內(nèi)部是否含有硬件木馬。
[0004]上述兩類方法能夠在一定程度上，對(duì)某一類特定的硬件木馬進(jìn)行檢測(cè)，但都依賴于需要觸發(fā)硬件木馬或者需要硬件木馬一直處于工作狀態(tài)從而影響電路功耗與頻率關(guān)系，以及路徑延遲等信息。但對(duì)于較長(zhǎng)時(shí)間才會(huì)觸發(fā)的硬件木馬，上述兩類方法較難進(jìn)行有效的檢測(cè)。

【發(fā)明內(nèi)容】

[0005]基于此，本發(fā)明提供一種加速硬件木馬觸發(fā)的電路安全可測(cè)性設(shè)計(jì)方法，包括以下步驟:
a)、完成原始電路的功能設(shè)計(jì)與驗(yàn)證，
b)、選擇一個(gè)高于正常工作時(shí)的時(shí)鐘頻率作為安全性測(cè)試模式下的時(shí)鐘頻率；
c)、通過(guò)配置一個(gè)內(nèi)部寄存器來(lái)選擇電路的正常工作模式還是安全性測(cè)試模式，且該寄存器應(yīng)為用戶不可見(jiàn)；
d)、完成兩種時(shí)鐘頻率下的邏輯綜合，掃描鏈插入，布局布線以及靜態(tài)時(shí)序分析等設(shè)計(jì)工作，并保證兩種頻率下的電路功能與時(shí)序都完全正確；
e)、將功能測(cè)試的向量用于安全性測(cè)試模式，保證電路在安全性測(cè)試模式下，功能測(cè)試向量也能通過(guò)。
[0006]進(jìn)一步地，步驟b)在選擇一個(gè)高于正常工作時(shí)的時(shí)鐘頻率作為安全性測(cè)試模式下的時(shí)鐘頻率時(shí)，可以有以下規(guī)則:
bl)、根據(jù)想比正常工作時(shí)鐘頻率提高的數(shù)量，確定安全性測(cè)試模式下的時(shí)鐘頻率；b2)、根據(jù)在使用的制造工藝條件下，電路邏輯結(jié)構(gòu)能夠達(dá)到的最大頻率來(lái)確定安全性測(cè)試模式下的時(shí)鐘頻率；
b3)、根據(jù)能夠允許的電路面積上限，確定安全性測(cè)試模式下的時(shí)鐘頻率。
[0007]進(jìn)一步地，根據(jù)上述任一項(xiàng)電路安全可測(cè)性設(shè)計(jì)方法的對(duì)硬件木馬的檢測(cè)方法，包括下述步驟:
fl)、將電路或根據(jù)設(shè)計(jì)的電路制作的芯片配置到安全性測(cè)試模式下，添加測(cè)試激勵(lì)，以安全性測(cè)試模式下的時(shí)鐘頻率進(jìn)行多次重復(fù)測(cè)試；每次測(cè)試持續(xù)一個(gè)足夠時(shí)間段；
f2)、若電路或根據(jù)設(shè)計(jì)的電路制作的芯片的輸出響應(yīng)與預(yù)期不符，且每次測(cè)試時(shí)的不符結(jié)果都相同，則認(rèn)為電路內(nèi)部含有硬件木馬，且該硬件木馬的植入水平較高，能滿足安全性測(cè)試模式下的時(shí)序要求；
f3)、若電路或根據(jù)設(shè)計(jì)的電路制作的芯片的輸出響應(yīng)與預(yù)期不符，且每次測(cè)試時(shí)的不符結(jié)果會(huì)變化，則也認(rèn)為電路內(nèi)部含有硬件木馬，且該硬件木馬的植入水平較低，植入過(guò)程中破壞了安全性測(cè)試模式下的時(shí)序要求，造成安全性測(cè)試模式下數(shù)據(jù)有時(shí)序問(wèn)題。
[0008]本發(fā)明的技術(shù)效果在于:
電路中的被植入了觸發(fā)時(shí)間較長(zhǎng)的硬件木馬后，能夠通過(guò)本發(fā)明，加快硬件木馬的觸發(fā)速度，從而被檢測(cè)出來(lái)。
【附圖說(shuō)明】
[0009]圖1為本發(fā)明的一實(shí)施例中的流程示意圖。
[0010]圖2為本發(fā)明的一實(shí)施例中同步計(jì)數(shù)器型硬件木馬改變CPU內(nèi)核電路節(jié)點(diǎn)邏輯值的示意圖。
【具體實(shí)施方式】
[0011]下面結(jié)合具體附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明。
[0012]可測(cè)性設(shè)計(jì)(DFT，Design for Testability)是在集成電路設(shè)計(jì)中非常重要的一環(huán)，主要用于檢測(cè)芯片在制造過(guò)程中是否存在制造缺陷，從而影響到電路的功能，以及成品率。且人們已經(jīng)研發(fā)了多種DFT技術(shù)來(lái)更有效的檢測(cè)芯片制造中的缺陷。
[0013]但是，對(duì)于集成電路內(nèi)是否存在硬件木馬的安全性檢測(cè)，目前尚沒(méi)有一個(gè)如DFT這樣的通用，標(biāo)準(zhǔn)流程。
[0014]當(dāng)前的針對(duì)硬件木馬檢測(cè)的技術(shù)如邏輯測(cè)試，都需要電路內(nèi)部的硬件木馬觸發(fā)，并改變電路內(nèi)部節(jié)點(diǎn)的邏輯值，這樣才能通過(guò)觀察輸出來(lái)判斷電路內(nèi)部是否含有硬件木馬。但是硬件木馬的觸發(fā)條件眾多，如時(shí)序型觸發(fā)，即完全依賴電路內(nèi)部的時(shí)鐘，當(dāng)電路運(yùn)行到某一時(shí)間點(diǎn)時(shí)，硬件木馬觸發(fā)，造成功能性故障。
[0015]這種時(shí)序型的硬件木馬，可以靈巧的設(shè)計(jì)置觸發(fā)時(shí)間，從而避開(kāi)常規(guī)的各種檢測(cè)，從而進(jìn)入供應(yīng)鏈，進(jìn)入各種信息化設(shè)備中，造成潛在的威脅。
[0016]邏輯測(cè)試是硬件木馬檢測(cè)的一種重要手段，通過(guò)對(duì)電路施加不同的測(cè)試激勵(lì)，觀穿過(guò)輸出響應(yīng)來(lái)判斷電路內(nèi)部是否正常工作。
[0017]邏輯測(cè)試方法簡(jiǎn)單，自動(dòng)化程度高，適合大規(guī)模的集成電路測(cè)試，效率高。
[0018]但是通過(guò)邏輯測(cè)試來(lái)進(jìn)行硬件木馬的檢測(cè)，必須找到硬件木馬的觸發(fā)條件。如果有一類硬件木馬的需要運(yùn)行后一年才會(huì)觸發(fā)，那么目前常規(guī)的各種測(cè)試方法都無(wú)法將其進(jìn)行檢測(cè)。
[0019]針對(duì)這類完全由運(yùn)行時(shí)間控制的硬件木馬，其唯一的方法，就是要加速其運(yùn)行時(shí)間，使之提前觸發(fā)，從而被測(cè)試人員檢測(cè)出來(lái)。
[0020]本發(fā)明針對(duì)上述情況，提出