二次雷達(dá)接收機(jī)的調(diào)試系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及無(wú)線通信技術(shù)領(lǐng)域，具體的說(shuō)，涉及一種二次雷達(dá)接收機(jī)的調(diào)試系統(tǒng)。
【背景技術(shù)】
[0002]隨著無(wú)線通信技術(shù)的發(fā)展，對(duì)二次雷達(dá)接收機(jī)也提出了更高的要求，具體表現(xiàn)在靈敏度和不平度的要求高，動(dòng)態(tài)范圍大，抗干擾能力強(qiáng)等方面。傳統(tǒng)的指標(biāo)調(diào)試采用的是多臺(tái)儀器、儀表對(duì)被測(cè)設(shè)備的指標(biāo)進(jìn)行逐項(xiàng)測(cè)試，測(cè)試周期長(zhǎng)、過程復(fù)雜。測(cè)試之后如果不合格再調(diào)試硬件電路，具體方法是增加調(diào)試電容、電阻、JT型衰減網(wǎng)絡(luò)等，在很大程度上影響了產(chǎn)品的質(zhì)量和生產(chǎn)進(jìn)度。
[0003]現(xiàn)有的調(diào)試過程需要三個(gè)調(diào)試員協(xié)同工作才能完成調(diào)試，具體調(diào)試過程為:第一個(gè)調(diào)試員設(shè)置好頻率后，第二個(gè)調(diào)試員通過電腦串口發(fā)送調(diào)試數(shù)據(jù)，觀察示波器，檢測(cè)靈敏度和噪聲是否滿足要求。如果不合格則改變調(diào)試數(shù)據(jù)，繼續(xù)通過串口發(fā)送調(diào)試數(shù)據(jù)，直到靈敏度和噪聲滿足指標(biāo)要求才停止發(fā)送。第三個(gè)調(diào)試員通過關(guān)閉電源，使接收機(jī)內(nèi)FPGA掉電保存數(shù)據(jù)。因?yàn)榻邮諜C(jī)具有很多個(gè)頻點(diǎn)，所以調(diào)試一臺(tái)接收機(jī)需要進(jìn)行很多次調(diào)試。也就是說(shuō)三個(gè)調(diào)試員要通過多次配合完成調(diào)試，但常常因?yàn)椴煌綄?dǎo)致數(shù)據(jù)出錯(cuò)，嚴(yán)重影響產(chǎn)品質(zhì)量，并且調(diào)試一臺(tái)接收機(jī)需要30分鐘。因此，現(xiàn)有的調(diào)試方法存在調(diào)試效率過低的技術(shù)問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種二次雷達(dá)接收機(jī)的調(diào)試系統(tǒng)，以解決現(xiàn)有的調(diào)試方法存在調(diào)試效率過低的技術(shù)問題。
[0005]本發(fā)明提供一種二次雷達(dá)接收機(jī)的調(diào)試系統(tǒng)，包括單片機(jī)、信號(hào)調(diào)制器、射頻信號(hào)源和本振信號(hào)源；
[0006]所述單片機(jī)連接所述射頻信號(hào)源、所述本振信號(hào)源和接收機(jī)；
[0007]所述信號(hào)調(diào)制器連接所述射頻信號(hào)源。
[0008]進(jìn)一步的是，該調(diào)試系統(tǒng)還包括電平轉(zhuǎn)換芯片和驅(qū)動(dòng)芯片；
[0009]所述單片機(jī)通過所述電平轉(zhuǎn)換芯片連接所述接收機(jī)中的數(shù)字信號(hào)處理板；
[0010]所述單片機(jī)通過所述驅(qū)動(dòng)芯片連接所述射頻信號(hào)源、所述本振信號(hào)源和所述接收機(jī)，并且所述驅(qū)動(dòng)芯片還連接所述接收機(jī)中的數(shù)字信號(hào)處理板。
[0011 ]進(jìn)一步的是，所述接收機(jī)中包括混頻器和模擬信號(hào)處理板；
[0012]所述射頻信號(hào)源和所述本振信號(hào)源連接至所述混頻器，所述混頻器連接所述模擬信號(hào)處理板。
[0013]進(jìn)一步的是，該調(diào)試系統(tǒng)還包括FPGA;
[0014]所述FPGA與所述信號(hào)調(diào)制器相連。
[0015]進(jìn)一步的是，該調(diào)試系統(tǒng)還包括雙路輸出電源；
[0016]所述雙路輸出電源的輸出端連接所述接收機(jī)，所述雙路輸出電源的控制端連接所述單片機(jī)。
[0017]優(yōu)選的是，所述單片機(jī)與所述雙路輸出電源之間通過繼電器連接。
[0018]進(jìn)一步的是，該調(diào)試系統(tǒng)還包括無(wú)線接收器和遠(yuǎn)程控制器；
[0019]所述單片機(jī)連接所述無(wú)線接收器；
[0020]所述遠(yuǎn)程控制器通過所述無(wú)線接收器控制所述單片機(jī)。
[0021]進(jìn)一步的是，所述單片機(jī)還連接有按鍵控制器。
[0022]進(jìn)一步的是，所述單片機(jī)還連接有顯示屏。
[0023]優(yōu)選的是，所述單片機(jī)與所述顯示屏之間通過顯示驅(qū)動(dòng)板連接。
[0024]本發(fā)明帶來(lái)了以下有益效果:本發(fā)明提供的二次雷達(dá)接收機(jī)的調(diào)試系統(tǒng)中，由單片機(jī)連接射頻信號(hào)源、本振信號(hào)源和接收機(jī)，并由信號(hào)調(diào)制器連接射頻信號(hào)源。在對(duì)接收機(jī)進(jìn)行調(diào)試時(shí)，可以由單片機(jī)控制射頻信號(hào)源、本振信號(hào)源和接收機(jī)，并由信號(hào)調(diào)制器對(duì)射頻信號(hào)源進(jìn)行調(diào)制。靈敏度和噪聲滿足單片機(jī)中預(yù)存的標(biāo)準(zhǔn)值時(shí)，即可完成調(diào)試。因此，本發(fā)明提供的技術(shù)方案中，整個(gè)調(diào)試過程都由單片機(jī)準(zhǔn)確的自動(dòng)執(zhí)行，不會(huì)出現(xiàn)調(diào)試進(jìn)程不同步的問題，并且調(diào)試一臺(tái)接收機(jī)的時(shí)間能夠縮短至2分鐘，從而顯著提高了接收機(jī)的調(diào)試效率。
[0025]本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說(shuō)明書中闡述，并且，部分的從說(shuō)明書中變得顯而易見，或者通過實(shí)施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可通過在說(shuō)明書、權(quán)利要求書以及附圖中所特別指出的結(jié)構(gòu)來(lái)實(shí)現(xiàn)和獲得。
【附圖說(shuō)明】
[0026]為了更清楚的說(shuō)明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要的附圖做簡(jiǎn)單的介紹:
[0027]圖1是本發(fā)明實(shí)施例提供的二次雷達(dá)接收機(jī)的調(diào)試系統(tǒng)的示意圖。
【具體實(shí)施方式】
[0028]以下將結(jié)合附圖及實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式，借此對(duì)本發(fā)明如何應(yīng)用技術(shù)手段來(lái)解決技術(shù)問題，并達(dá)成技術(shù)效果的實(shí)現(xiàn)過程能充分理解并據(jù)以實(shí)施。需要說(shuō)明的是，只要不構(gòu)成沖突，本發(fā)明中的各個(gè)實(shí)施例以及各實(shí)施例中的各個(gè)特征可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。
[0029]如圖1所示，本發(fā)明實(shí)施例提供一種二次雷達(dá)接收機(jī)的調(diào)試系統(tǒng)，包括單片機(jī)、信號(hào)調(diào)制器、射頻信號(hào)源和本振信號(hào)源。其中，單片機(jī)連接射頻信號(hào)源、本振信號(hào)源和接收機(jī)，信號(hào)調(diào)制器連接射頻信號(hào)源。整個(gè)調(diào)試過程以C語(yǔ)言編譯在單片機(jī)中，從而可以有單片機(jī)自動(dòng)執(zhí)行整個(gè)調(diào)試過程。
[0030]作為一個(gè)優(yōu)選方案，該調(diào)試系統(tǒng)還包括電平轉(zhuǎn)換芯片和驅(qū)動(dòng)芯片。單片機(jī)通過電平轉(zhuǎn)換芯片連接接收機(jī)中的數(shù)字信號(hào)處理板，使單片機(jī)能夠通過串口將調(diào)試數(shù)據(jù)發(fā)送至數(shù)字信號(hào)處理板。數(shù)字信號(hào)處理板是一個(gè)現(xiàn)場(chǎng)可編程門陣列(Field-Programmable GateArray，簡(jiǎn)稱FPGA)，調(diào)試數(shù)據(jù)包括接收機(jī)的每個(gè)頻點(diǎn)的靈敏度和噪聲的標(biāo)準(zhǔn)值。
[0031]單片機(jī)通過驅(qū)動(dòng)芯片連接射頻信號(hào)源、本振信號(hào)源和接收機(jī)，并且驅(qū)動(dòng)芯片還連接接收機(jī)中的數(shù)字信號(hào)處理板，使單片機(jī)可以在調(diào)試過程中對(duì)射頻信號(hào)源、本振信號(hào)源進(jìn)行控制，達(dá)到每個(gè)頻點(diǎn)相應(yīng)的頻率。驅(qū)動(dòng)芯片可以從數(shù)字信號(hào)處理板中調(diào)取當(dāng)前頻點(diǎn)的靈敏度和噪聲的標(biāo)準(zhǔn)值。
[0032]進(jìn)一步的是，該調(diào)試系統(tǒng)還包括另外設(shè)置的一個(gè)FPGA，該FPGA與信號(hào)調(diào)制器相連。該FPGA中采用Verilog HDL進(jìn)行編程，用于控制信號(hào)調(diào)制器輸出調(diào)制信號(hào)。
[0033]本實(shí)施例中，接收機(jī)中除數(shù)字信號(hào)處理板之