模塊識別回讀被測FPGA觸發(fā)器數(shù)據(jù)指令后，設(shè)置被測FPGA中CAPTURE信號，將觸發(fā)器中數(shù)據(jù)抓捕到被測FPGA中的配置存儲器中。輻照前，通過SELECTMAP回讀模塊對被測FPGA中觸發(fā)器對應(yīng)的配置存儲器中數(shù)據(jù)進(jìn)行回讀，作為試驗(yàn)的原始對比數(shù)據(jù);輻照開始后，實(shí)時回讀觸發(fā)器中的數(shù)據(jù)并與原始對比數(shù)據(jù)進(jìn)行比較，統(tǒng)計翻轉(zhuǎn)數(shù)并存儲于SRAM靜態(tài)翻轉(zhuǎn)數(shù)存儲區(qū)，在收到上位機(jī)回傳結(jié)果指令后，控制處理FPGA中的過程控制模塊和通信模塊將觸發(fā)器靜態(tài)單粒子翻轉(zhuǎn)SEU(Single-Event Upset)測試結(jié)果回傳上位機(jī)；
[0029]動態(tài)測試為:將被測FPGA中觸發(fā)器配置成移位寄存器鏈，開始觸發(fā)器動態(tài)單粒子翻轉(zhuǎn)SEU(Single-Event Upset)測試前，上位機(jī)下發(fā)刷新指令通過通信接口傳至FPGA中的通信模塊，過程控制模塊識別刷新指令后控制刷新芯片加載存儲PROM中數(shù)據(jù)對被測FPGA進(jìn)行刷新操作，刷新完成后，控制處理FPGA檢測到移位寄存器鏈數(shù)據(jù)輸出波形下降沿的到來后，將移位寄存器鏈輸出數(shù)據(jù)序列與原始對比數(shù)據(jù)“0101”實(shí)時進(jìn)行對比，統(tǒng)計翻轉(zhuǎn)數(shù)并存儲于SRAM動態(tài)翻轉(zhuǎn)數(shù)存儲區(qū)，收到上位機(jī)回傳結(jié)果指令后，通過處理控制FPGA中過程控制模塊和通信模塊將觸發(fā)器動態(tài)SEU(Single-Event Upset)測試結(jié)果回傳上位機(jī)。
[0030]如圖2所示，本發(fā)明的FPGA觸發(fā)器抗單粒子效應(yīng)性能評估方法步驟如下，在試驗(yàn)開始之前需要打開用于與測試板通信的通信接口。
[0031 ] (I)上位機(jī)下發(fā)與控制處理FPGA握手通信的指令，通過通信接口傳至FPGA中的通信模塊，過程控制模塊識別與控制處理FPGA握手通信的指令后，通過控制處理FPGA中的過程控制模塊和通信模塊將握手成功信息回傳至上位機(jī)；
[0032](2)握手成功后，上位機(jī)下發(fā)燒寫SRAM指令通過通信接口傳至FPGA中的通信模塊，過程控制模塊識別燒寫SRAM指令后控ffjijSRAM讀寫模塊將下發(fā)的被測FPGA碼流燒寫至SRAM配置碼流存儲區(qū)；上位機(jī)發(fā)出配置指令通過通信接口傳至控制處理FPGA中的通信模塊，過程控制模塊識別配置指令后從SRAM中讀取配置碼流并通過被測FPGA配置模塊對被測FPGA進(jìn)行配置；
[0033](3)將被測FPGA中觸發(fā)器配置成移位寄存器鏈，上位機(jī)下發(fā)回讀被測FPGA觸發(fā)器數(shù)據(jù)指令，通過通信接口傳至FPGA中的通信模塊，過程控制模塊識別回讀被測FPGA觸發(fā)器數(shù)據(jù)指令后，設(shè)置被測FPGA中CAPTURE信號，將觸發(fā)器中數(shù)據(jù)抓捕到被測FPGA中的配置存儲器中，通過SELECTMAP回讀模塊對被測FPGA中觸發(fā)器對應(yīng)的配置存儲器中數(shù)據(jù)進(jìn)行回讀，作為試驗(yàn)原始對比數(shù)據(jù)；
[0034](4)開啟輻照源，實(shí)時回讀觸發(fā)器中的數(shù)據(jù)并與原始對比數(shù)據(jù)進(jìn)行比較，統(tǒng)計翻轉(zhuǎn)數(shù)并存儲于SRAM靜態(tài)翻轉(zhuǎn)數(shù)存儲區(qū)，在收到上位機(jī)回傳結(jié)果指令后，控制處理FPGA中的過程控制模塊和通信模塊將觸發(fā)器靜態(tài)單粒子翻轉(zhuǎn)SElKSingle-Event Upset)測試結(jié)果回傳上位機(jī)，進(jìn)行步驟(5)。在步驟(4)進(jìn)行期間若發(fā)生單粒子功能中斷，需要停源并對被測FPGA進(jìn)行重新配置操作。
[0035](5)判斷輻射注量是否滿足單粒子輻照試驗(yàn)要求，若滿足，在收到上位機(jī)回傳結(jié)果指令后，控制處理FPGA中的過程控制模塊和通信模塊將觸發(fā)器靜態(tài)單粒子翻轉(zhuǎn)SEU(Single-Event Upset)測試結(jié)果回傳上位機(jī)，則試驗(yàn)結(jié)束，保存試驗(yàn)數(shù)據(jù)，進(jìn)行步驟(6)；若不滿足，返回步驟(4)。
[0036](6)當(dāng)觸發(fā)器靜態(tài)翻轉(zhuǎn)數(shù)大于O時，進(jìn)行步驟(7)，否則，結(jié)束試驗(yàn)。
[0037](7)上位機(jī)下發(fā)刷新指令通過通信接口傳至FPGA中的通信模塊，過程控制模塊識別刷新指令后控制刷新芯片加載存儲PROM中數(shù)據(jù)對被測FPGA進(jìn)行刷新操作，刷新完成后，控制處理FPGA檢測到移位寄存器鏈數(shù)據(jù)輸出波形的下降沿到來后，將移位寄存器輸出數(shù)據(jù)序列與原始對比數(shù)據(jù)“0101”實(shí)時進(jìn)行對比，統(tǒng)計翻轉(zhuǎn)數(shù)并存儲于SRAM動態(tài)翻轉(zhuǎn)數(shù)存儲區(qū)，進(jìn)行步驟(8)。
[0038](8)判斷輻射注量是否滿足單粒子輻照試驗(yàn)要求，若滿足，在收到上位機(jī)回傳結(jié)果指令后，控制處理FPGA中的過程控制模塊和通信模塊將觸發(fā)器動態(tài)單粒子翻轉(zhuǎn)SEU(Single-Event Upset)測試結(jié)果回傳上位機(jī)，保存試驗(yàn)數(shù)據(jù)，結(jié)束試驗(yàn);若不滿足，返回步驟⑴。
[0039]本發(fā)明未詳細(xì)介紹的內(nèi)容屬于本領(lǐng)域公知常識。
【主權(quán)項(xiàng)】
1.一種SRAM型FPGA觸發(fā)器抗單粒子效應(yīng)性能評估測試系統(tǒng)，其特征在于:包括上位機(jī)和測試板;上位機(jī)放置于試驗(yàn)監(jiān)控室，用于進(jìn)行試驗(yàn)設(shè)置、試驗(yàn)過程控制和試驗(yàn)結(jié)果顯示；測試板放置于輻照試驗(yàn)室;測試板包括控制處理FPGA、配置PROM、刷新芯片、存儲PROM、SRAM及被測FPGA ；所述控制處理FPGA分別與被測FPGA、刷新芯片、存儲PROM、SRAM、配置PR0M、通信接口相連;控制處理FPGA通過通信接口與上位機(jī)相連;存儲PROM用于存儲用來配置被測FPGA的測試碼流，以供刷新芯片讀取;配置PROM用于存儲配置控制處理FPGA的配置碼流;被測FPGA置于輻照試驗(yàn)區(qū)；控制處理FPGA包括通信模塊、過程控制模塊、被測FPGA配置模塊、SELECTMAP回讀模塊、SRAM讀寫模塊； 分為靜態(tài)測試和動態(tài)測試，靜態(tài)測試為: 上位機(jī)下發(fā)燒寫SRAM指令通過通信接口傳至控制處理FPGA中的通信模塊，過程控制模塊識別SRAM指令后控制SRAM讀寫模塊將下發(fā)的被測FPGA碼流燒寫至SRAM配置碼流存儲區(qū)；上位機(jī)發(fā)出配置指令通過通信接口傳至控制處理FPGA中的通信模塊，過程控制模塊識別配置指令后從SRAM中讀取配置碼流通過被測FPGA配置模塊對被測FPGA進(jìn)行配置，配置碼流將被測FPGA中觸發(fā)器配置成移位寄存器鏈； 上位機(jī)下發(fā)回讀被測FPGA觸發(fā)器數(shù)據(jù)指令，通過通信接口傳至FPGA中的通信模塊，過程控制模塊識別回讀被測FPGA觸發(fā)器數(shù)據(jù)指令后，設(shè)置被測FPGA中CAPTURE信號，將觸發(fā)器中數(shù)據(jù)抓捕到被測FPGA中的配置存儲器中；輻照前，通過SELECTMAP回讀模塊對被測FPGA中觸發(fā)器對應(yīng)的配置存儲器中數(shù)據(jù)進(jìn)行回讀，作為試驗(yàn)的原始對比數(shù)據(jù);輻照開始后，實(shí)時回讀觸發(fā)器中的數(shù)據(jù)并與原始對比數(shù)據(jù)進(jìn)行比較，統(tǒng)計翻轉(zhuǎn)數(shù)并存儲于SRAM靜態(tài)翻轉(zhuǎn)數(shù)存儲區(qū)，在收到上位機(jī)回傳結(jié)果指令后，控制處理FPGA中的過程控制模塊和通信模塊將觸發(fā)器靜態(tài)單粒子翻轉(zhuǎn)SEU(Single-Event Upset)測試結(jié)果回傳上位機(jī)； 動態(tài)測試為:將被測FPGA中觸發(fā)器配置成移位寄存器鏈，開始觸發(fā)器動態(tài)單粒子翻轉(zhuǎn)SEU(Single-Event Upset)測試前，上位機(jī)下發(fā)刷新指令通過通信接口傳至FPGA中的通信模塊，過程控制模塊識別刷新指令后控制刷新芯片加載存儲PROM中數(shù)據(jù)對被測FPGA進(jìn)行刷新操作，刷新完成后，控制處理FPGA檢測到移位寄存器鏈數(shù)據(jù)輸出波形的下降沿到來后，將移位寄存器鏈輸出數(shù)據(jù)序列與原始對比數(shù)據(jù)實(shí)時進(jìn)行對比，統(tǒng)計翻轉(zhuǎn)數(shù)并存儲于SRAM動態(tài)翻轉(zhuǎn)數(shù)存儲區(qū)，收到上位機(jī)回傳結(jié)果指令后，通過處理控制FPGA中過程控制模塊和通信模塊將觸發(fā)器動態(tài)SEU測試結(jié)果回傳上位機(jī)。2.根據(jù)權(quán)利要求1所述的一種SRAM型FPGA觸發(fā)器抗單粒子效應(yīng)性能評估測試系統(tǒng)，其特征在于:通信接口采用USB接口，通信模塊采用USB通信模塊。3.根據(jù)權(quán)利要求1所述的一種SRAM型FPGA觸發(fā)器抗單粒子效應(yīng)性能評估測試系統(tǒng)，其特征在于:進(jìn)行FPGA觸發(fā)器動態(tài)SEU(Single-Event Upset)測試時，將被測FPGA中觸發(fā)器配置成移位寄存器鏈并保持其數(shù)據(jù)初值為I，由控制處理FPGA給移位寄存器鏈提供移位操作時鐘，將移位操作時鐘進(jìn)行2分頻、相移90度并保持其初值為O，作為移位寄存器鏈的數(shù)據(jù)輸入。4.一種SRAM型FPGA觸發(fā)器抗單粒子效應(yīng)性能評估測試方法，其特征在于:包括分為靜態(tài)測試和動態(tài)測試，其中: 靜態(tài)測試為: 上位機(jī)下發(fā)燒寫SRAM指令通過通信接口傳至控制處理FPGA中的通信模塊，過程控制模塊識別SRAM指令后控制SRAM讀寫模塊將下發(fā)的被測FPGA碼流燒寫至SRAM配置碼流存儲區(qū)；上位機(jī)發(fā)出配置指令通過通信接口傳至控制處理FPGA中的通信模塊，過程控制模塊識別配置指令后從SRAM中讀取配置碼流通過被測FPGA配置模塊對被測FPGA進(jìn)行配置，配置碼流將被測FPGA中觸發(fā)器配置成移位寄存器鏈； 上位機(jī)下發(fā)回讀被測FPGA觸發(fā)器數(shù)據(jù)指令，通過通信接口傳至FPGA中的通信模塊，過程控制模塊識別回讀被測FPGA觸發(fā)器數(shù)據(jù)指令后，設(shè)置被測FPGA中CAPTURE信號，將觸發(fā)器中數(shù)據(jù)抓捕到被測FPGA中的配置存儲器中。輻照前，通過SELECTMAP回讀模塊對被測FPGA中觸發(fā)器對應(yīng)的配置存儲器中數(shù)據(jù)進(jìn)行回讀，作為試驗(yàn)的原始對比數(shù)據(jù);輻照開始后，實(shí)時回讀觸發(fā)器中的數(shù)據(jù)并與原始對比數(shù)據(jù)進(jìn)行比較，統(tǒng)計翻轉(zhuǎn)數(shù)并存儲于SRAM靜態(tài)翻轉(zhuǎn)數(shù)存儲區(qū)，在收到上位機(jī)回傳結(jié)果指令后，控制處理FPGA中的過程控制模塊和通信模塊將觸發(fā)器靜態(tài)單粒子翻轉(zhuǎn)SEU(Single-Event Upset)測試結(jié)果回傳上位機(jī)； 動態(tài)測試為: 將被測FPGA中觸發(fā)器配置成移位寄存器鏈，開始觸發(fā)器動態(tài)單粒子翻轉(zhuǎn)SElKSingle-Event Upset)測試前，上位機(jī)下發(fā)刷新指令通過通信接口傳至FPGA中的通信模塊，過程控制模塊識別刷新指令后控制刷新芯片加載存儲PROM中數(shù)據(jù)對被測FPGA進(jìn)行刷新操作，刷新完成后，控制處理FPGA檢測到移位寄存器鏈數(shù)據(jù)輸出波形的下降沿到來后，將移位寄存器鏈輸出數(shù)據(jù)序列與原始對比數(shù)據(jù)實(shí)時進(jìn)行對比，統(tǒng)計翻轉(zhuǎn)數(shù)并存儲于SRAM動態(tài)翻轉(zhuǎn)數(shù)存儲區(qū)，收到上位機(jī)回傳結(jié)果指令后，通過處理控制FPGA中過程控制模塊和通信模塊將觸發(fā)器動態(tài)SEU(Single-Event Upset)測試結(jié)果回傳上位機(jī)。
【專利摘要】本發(fā)明提供了一種SRAM型FPGA觸發(fā)器抗單粒子效應(yīng)性能評估系統(tǒng)及方法，該試驗(yàn)系統(tǒng)包括上位機(jī)和測試板；測試板包括控制處理FPGA、配置PROM、刷新芯片、存儲PROM、SRAM及被測FPGA；上位機(jī)負(fù)責(zé)流程控制和數(shù)據(jù)處理；測試板負(fù)責(zé)處理上位機(jī)發(fā)送的命令并進(jìn)行觸發(fā)器單粒子翻轉(zhuǎn)檢測。本發(fā)明通過使用FPGA內(nèi)置CAPTURE模塊把觸發(fā)器數(shù)據(jù)捕獲到配置存儲器中并回讀比較來完成觸發(fā)器SEU(Single?Event Upset)靜態(tài)測試，使用由觸發(fā)器配置而成的移位寄存器鏈輸入輸出數(shù)據(jù)序列對比來完成觸發(fā)器SEU(Single?Event Upset)動態(tài)測試，系統(tǒng)可以對SRAM型FPGA觸發(fā)器抗單粒子效應(yīng)性能進(jìn)行穩(wěn)定可靠的評估。
【IPC分類】G01R31/3181
【公開號】CN105717443
【申請?zhí)枴緾N201610087813
【發(fā)明人】李學(xué)武, 馮長磊, 朱志強(qiáng), 張進(jìn)成, 陳雷, 張帆, 孫雷, 王媛媛
【申請人】北京時代民芯科技有限公司, 北京微電子技術(shù)研究所
【公開日】2016年6月29日
【申請日】2016年2月17日