芯片測(cè)試控制電路及其方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)一種芯片測(cè)試控制電路及其方法，在IC的眾多pin腳里面找到三個(gè)默認(rèn)狀態(tài)為輸入狀態(tài)的pin腳，一個(gè)默認(rèn)狀態(tài)為輸出狀態(tài)的pin腳，然后找到一個(gè)IC的按鍵復(fù)位pin腳，利用這些現(xiàn)有的IC pin腳，再配合組合邏輯模塊、狀態(tài)機(jī)及狀態(tài)譯碼邏輯模塊，進(jìn)行測(cè)試控制，不需要設(shè)計(jì)專(zhuān)門(mén)的測(cè)試pin腳；不占用pin腳資源，有利于降低IC設(shè)計(jì)成本；設(shè)計(jì)了一套專(zhuān)用的編碼/譯碼電路來(lái)產(chǎn)生各種測(cè)試模式，且測(cè)試模式之間的轉(zhuǎn)換需要經(jīng)過(guò)一個(gè)清零過(guò)程，不是直接轉(zhuǎn)換，因此各種測(cè)試模式是安全可靠的；測(cè)試模式產(chǎn)生電路與IC內(nèi)部功能電路之間沒(méi)有關(guān)系，不會(huì)造成IC信息泄露。
【專(zhuān)利說(shuō)明】
芯片測(cè)試控制電路及其方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及電子電路和測(cè)試技術(shù)領(lǐng)域，具體涉及一種芯片測(cè)試控制電路及其方法?！颈尘凹夹g(shù)】
[0002]在SoC設(shè)計(jì)中，由于系統(tǒng)越來(lái)越龐大，集成度越來(lái)越高，導(dǎo)致芯片的制造變得越來(lái)越困難。相應(yīng)的，芯片良率也變得越來(lái)越低，成本也變得越來(lái)越高。那么，如何有效的提高生產(chǎn)良率，降低生產(chǎn)成本就變得非常重要了。通常在考慮芯片功能設(shè)計(jì)的同時(shí)，為芯片也設(shè)計(jì)一套測(cè)試系統(tǒng)，能夠在芯片生產(chǎn)出來(lái)后及時(shí)快速的測(cè)試芯片每部分的電路是否正常生產(chǎn)。
[0003]目前，受限于1C設(shè)計(jì)規(guī)模，1C測(cè)試變得越來(lái)越困難。通常芯片在設(shè)計(jì)時(shí)都會(huì)為1C測(cè)試設(shè)計(jì)專(zhuān)用的測(cè)試引腳，這些引腳只在1C測(cè)試的時(shí)候才會(huì)用到，在1C正常工作的時(shí)候這些引腳是沒(méi)有用的。這樣一來(lái)，就會(huì)造成1C引腳資源的浪費(fèi)，甚至可能因?yàn)樵O(shè)計(jì)這些測(cè)試專(zhuān)用引腳而造成1C面積的增大，從而增加1C設(shè)計(jì)成本。更有甚者，這些1C測(cè)試引腳的存在也會(huì)帶來(lái)一些風(fēng)險(xiǎn)和安全隱患。
[0004]所以，設(shè)計(jì)一套既簡(jiǎn)單易用、又不會(huì)帶來(lái)ic資源的浪費(fèi)、也不會(huì)帶來(lái)ic成本的增加的1C測(cè)試模式電路，就變得非常有意義了。
【發(fā)明內(nèi)容】

[0005]本發(fā)明針對(duì)現(xiàn)有1C測(cè)試技術(shù)中存在的專(zhuān)用測(cè)試pin腳帶來(lái)1C資源浪費(fèi)以及可能的 1C成本的增加這一問(wèn)題，提出了一種芯片測(cè)試控制電路及其方法。本發(fā)明由以下技術(shù)方案實(shí)現(xiàn):
[0006]—種芯片測(cè)試控制電路，屬于芯片自身的一部分，所述芯片包括三個(gè)默認(rèn)狀態(tài)為輸入狀態(tài)的pin腳、一個(gè)按鍵復(fù)位pin腳和一個(gè)上電復(fù)位信號(hào)端P0R;其特征在于:該芯片測(cè)試控制電路包括組合邏輯模塊、狀態(tài)機(jī)及狀態(tài)譯碼邏輯模塊，所述芯片的三個(gè)默認(rèn)狀態(tài)為輸入狀態(tài)的pin腳分別復(fù)用為測(cè)試控制用的TST_CK腳，TST_EN腳，TST_IN腳，所述芯片的一個(gè)按鍵復(fù)位pin腳復(fù)用為測(cè)試控制用的?_1?1'腳;組合邏輯模塊的復(fù)位端連接所述P_RST腳， 控制使能端連接所述TST_EN腳;狀態(tài)機(jī)的上電復(fù)位端連接所述電復(fù)位信號(hào)端P0R，信號(hào)輸入端連接組合邏輯模塊的信號(hào)輸出端，數(shù)據(jù)輸入端連接所述TST_IN腳，時(shí)鐘輸入端連接所述 TST_CK腳;狀態(tài)譯碼邏輯模塊的上電復(fù)位端連接所述電復(fù)位信號(hào)端P0R，狀態(tài)輸入端連接狀態(tài)機(jī)的輸出端，數(shù)據(jù)輸入端連接所述TST_IN腳，時(shí)鐘輸入端連接所述TST_CK腳，狀態(tài)機(jī)反饋信號(hào)輸出端連接狀態(tài)機(jī)的反饋信號(hào)輸入端，至少一個(gè)測(cè)試狀態(tài)使能信號(hào)輸出端分別連接芯片內(nèi)被測(cè)試的各功能模塊。
[0007]作為具體的技術(shù)方案，所述芯片的上電復(fù)位信號(hào)端P0R為芯片的一個(gè)外部上電復(fù)位信號(hào)引腳。
[0008]作為具體的技術(shù)方案，所述芯片的上電復(fù)位信號(hào)端P0R為芯片的一個(gè)內(nèi)部上電復(fù)位信號(hào)端口。
[0009]作為進(jìn)一步的技術(shù)方案，芯片包括一個(gè)默認(rèn)狀態(tài)為輸出狀態(tài)的pin腳，復(fù)用為測(cè)試控制用的TST_0UT腳;所述狀態(tài)譯碼邏輯模塊還具有測(cè)試控制輸出端，連接芯片的所述TST_OUT 腳。
[0010]作為具體的技術(shù)方案，所述組合邏輯模塊的具體邏輯為:iP_RST信號(hào)為I或TST_EN為I時(shí)，狀態(tài)機(jī)輸入信號(hào)I為一個(gè)同步邏輯清零信號(hào)，將測(cè)試模式狀態(tài)機(jī)復(fù)位到初始狀態(tài)；iP_RST為O，且TST_ENSM#，測(cè)試模式狀態(tài)機(jī)開(kāi)始根據(jù)輸入TST_IN以及狀態(tài)機(jī)反饋信號(hào)開(kāi)始進(jìn)行狀態(tài)轉(zhuǎn)換。
[0011 ]作為具體的技術(shù)方案，所述狀態(tài)譯碼邏輯模塊的狀態(tài)譯碼邏輯為:狀態(tài)譯碼邏輯是根據(jù)狀態(tài)機(jī)狀態(tài)以及輸入信號(hào)TST_IN，將輸入的串行信號(hào)采樣，得到測(cè)試模式的命令序列，然后根據(jù)命令序列的值來(lái)判斷哪一種測(cè)試模式使能信號(hào)有效。
[0012]—種基于上述芯片測(cè)試控制電路的測(cè)試控制方法，其特征在于，包括:
[0013]iP_RST信號(hào)為低時(shí)，除狀態(tài)機(jī)外，系統(tǒng)其他部分的電路處于復(fù)位狀態(tài)；
[0014]通過(guò)TST_CK引腳將外部時(shí)鐘灌入，TST_EN和TST_IN則在TST_CK的上升沿被采樣輸入狀態(tài)機(jī)；
[0015]當(dāng)TST_EN信號(hào)為高電平時(shí)，狀態(tài)機(jī)處于IDLE狀態(tài)，各測(cè)試模式信號(hào)保持不變；當(dāng)TST_EN信號(hào)為低電平時(shí)，狀態(tài)機(jī)通過(guò)采樣TST_IN信號(hào)變化，通過(guò)不同的編碼組合，產(chǎn)生不同的測(cè)試模式使能信號(hào)；
[0016]當(dāng)進(jìn)入了某種測(cè)試模式后，將TST_EN信號(hào)變成高電平，然后將?_1?1'信號(hào)上也輸入高電平，即可以開(kāi)始IC功能的測(cè)試。
[0017]作為進(jìn)一步的技術(shù)方案，所述測(cè)試控制方法還包括在一個(gè)測(cè)試模式結(jié)束后對(duì)測(cè)試模式使能信號(hào)進(jìn)行清零的控制步驟，包括兩種方式:I.1、通過(guò)POR信號(hào)進(jìn)行清零；1.2、通過(guò)P_RST信號(hào)以及輸入特定的序列進(jìn)行清零。
[0018]作為具體的技術(shù)方案，所述通過(guò)POR信號(hào)對(duì)測(cè)試模式使能信號(hào)進(jìn)行清零的方式，具體為:上電完成前，POR信號(hào)為低電平，表示復(fù)位狀態(tài)，所有測(cè)試模式使能信號(hào)為O;上電完成之后，POR信號(hào)變成高電平，復(fù)位撤銷(xiāo)。
[0019]作為具體的技術(shù)方案，所述通過(guò)P_RST信號(hào)以及輸入特定的序列對(duì)測(cè)試模式使能信號(hào)進(jìn)行清零的方式，具體為:1.2aJ#P_RST下拉成低電平；1.2b、將TST_EN的輸入從I變成O; 1.2c、從TST_I_|i入特定序列；1.2d、釋放P_RST，使之變成高電平。
[0020]作為進(jìn)一步的技術(shù)方案，所述測(cè)試控制方法還包括在不同的測(cè)試模式之間切換的控制步驟，具體為:2.1、前面一種測(cè)試模式清零;2.2、將Pin Reset(P_RST)下拉成低電平；2.3、將TST_EN的輸入從I變成O; 2.4、從TST_IN輸入目標(biāo)測(cè)試模式數(shù)據(jù)序列，新測(cè)試模式使能信號(hào)從O變成I，進(jìn)入新測(cè)試模式;2.5、釋放Pin Reset(P_RST)，使之變成高電平。
[0021]作為進(jìn)一步的技術(shù)方案，所述測(cè)試控制方法還包括通過(guò)芯片一個(gè)默認(rèn)狀態(tài)為輸出狀態(tài)的pin腳讀出測(cè)試模式以驗(yàn)證測(cè)試模式使能信號(hào)是否正確的步驟。
[0022]本發(fā)明的有益效果在于:利用現(xiàn)有的ICpin腳，不需要設(shè)計(jì)專(zhuān)門(mén)的測(cè)試pin腳;不占用pin腳資源，有利于降低IC設(shè)計(jì)成本;設(shè)計(jì)了一套專(zhuān)用的編碼/譯碼電路來(lái)產(chǎn)生各種測(cè)試模式，且測(cè)試模式之間的轉(zhuǎn)換需要經(jīng)過(guò)一個(gè)清零過(guò)程，不是直接轉(zhuǎn)換，因此各種測(cè)試模式是安全可靠的;測(cè)試模式產(chǎn)生電路與IC內(nèi)部功能電路之間沒(méi)有關(guān)系，不會(huì)造成IC信息泄露。
【附圖說(shuō)明】
[0023]圖1為本發(fā)明實(shí)施例提供的芯片測(cè)試控制電路的框圖。
[0024]圖2為本發(fā)明實(shí)施例提供的芯片測(cè)試控制電路中狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換示意圖。
[0025]圖3為本發(fā)明實(shí)施例提供的測(cè)試控制方法中測(cè)試模式使能信號(hào)TSTMOD產(chǎn)生以及輸入編碼的示意圖。
[0026]圖4為本發(fā)明實(shí)施例提供的測(cè)試控制方法中測(cè)試模式讀出過(guò)程的示意圖。
【具體實(shí)施方式】
?0027] 對(duì)于一顆IC來(lái)說(shuō)，pin腳是實(shí)現(xiàn)IC功能的基礎(chǔ)，IC的供電通過(guò)pin腳連接到外部電源，外掛設(shè)備也是通過(guò)IC的pin腳連接來(lái)實(shí)現(xiàn)的。在IC測(cè)試的時(shí)候，測(cè)試信號(hào)也是通過(guò)IC的pin腳來(lái)輸入或輸出的。而IC的pin腳一般有一個(gè)默認(rèn)狀態(tài)，S卩pin腳是默認(rèn)輸入狀態(tài)，或默認(rèn)為輸出狀態(tài)，或者是默認(rèn)為高阻狀態(tài)(既不是輸入狀態(tài)也不是輸出狀態(tài))。對(duì)于本發(fā)明來(lái)說(shuō)，需要在IC的眾多pin腳里面找到三個(gè)默認(rèn)狀態(tài)為輸入狀態(tài)的pin腳，一個(gè)默認(rèn)狀態(tài)為輸出狀態(tài)的pin腳，然后找到一個(gè)IC的按鍵復(fù)位pin腳(一般的IC都會(huì)有這些pin腳)。
[0028]如圖1所示，本實(shí)施例提供的芯片測(cè)試控制電路，其屬于芯片自身的一部分，包括組合邏輯模塊、狀態(tài)機(jī)及狀態(tài)譯碼邏輯模塊，所述芯片的三個(gè)默認(rèn)狀態(tài)為輸入狀態(tài)的pin腳分別復(fù)用為測(cè)試控制用的TST_CK腳，TST_EN腳，TST_IN腳，所述芯片的一個(gè)按鍵復(fù)位pin腳復(fù)用為測(cè)試控制用的P_RST腳，默認(rèn)狀態(tài)為輸出狀態(tài)的pin腳復(fù)用為測(cè)試控制用的TST_0UT腳。
[0029]組合邏輯模塊的復(fù)位端連接所述P_RST腳，控制使能端連接所述TST_EN腳;狀態(tài)機(jī)的上電復(fù)位端連接所述電復(fù)位信號(hào)端P0R，信號(hào)輸入端連接組合邏輯模塊的信號(hào)輸出端，數(shù)據(jù)輸入端連接所述TST_IN腳，時(shí)鐘輸入端連接所述TST_CK腳;狀態(tài)譯碼邏輯模塊的上電復(fù)位端連接所述電復(fù)位信號(hào)端P0R，狀態(tài)輸入端連接狀態(tài)機(jī)的輸出端，數(shù)據(jù)輸入端連接所述TST_IN腳，時(shí)鐘輸入端連接所述TST_CK腳，狀態(tài)機(jī)反饋信號(hào)輸出端連接狀態(tài)機(jī)的反饋信號(hào)輸入端，至少一個(gè)測(cè)試狀態(tài)使能信號(hào)輸出端分別連接芯片內(nèi)被測(cè)試的各功能模塊，所述狀態(tài)譯碼邏輯模塊還具有測(cè)試控制輸出端，連接芯片的所述TST_0UT腳。本實(shí)施例中，上電復(fù)位信號(hào)端POR為芯片的一個(gè)內(nèi)部上電復(fù)位信號(hào)端口，對(duì)于芯片領(lǐng)域來(lái)說(shuō)，該上電復(fù)位信號(hào)端POR也可以為芯片的一個(gè)外部上電復(fù)位信號(hào)引腳。
[0030]狀態(tài)機(jī)輸入信號(hào)I則由輸入pir^ipP_RST和TST_EN通過(guò)組合邏輯產(chǎn)生。這個(gè)組合邏輯模塊的具體邏輯為:iP_RST信號(hào)為I或TST_EN為I時(shí)，狀態(tài)機(jī)輸入信號(hào)I為一個(gè)同步邏輯清零信號(hào)，將測(cè)試模式狀態(tài)機(jī)復(fù)位到初始狀態(tài)；iP_RST為O，且TST_EN為O時(shí)，測(cè)試模式狀態(tài)機(jī)開(kāi)始根據(jù)輸入TST_IN以及狀態(tài)機(jī)反饋信號(hào)開(kāi)始進(jìn)行狀態(tài)轉(zhuǎn)換，狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換示意圖如圖2所示。
[0031]其中，如圖1所示，狀態(tài)機(jī)反饋信號(hào)是根據(jù)狀態(tài)機(jī)的狀態(tài)進(jìn)行譯碼得到的多個(gè)信號(hào)的組合，對(duì)于狀態(tài)機(jī)來(lái)說(shuō)是在不同狀態(tài)之間轉(zhuǎn)換的每個(gè)不同的跳轉(zhuǎn)條件。同時(shí)，各個(gè)測(cè)試模式使能信號(hào)也是根據(jù)狀態(tài)機(jī)的狀態(tài)譯碼得到的。狀態(tài)譯碼邏輯描述如下:狀態(tài)譯碼邏輯是根據(jù)狀態(tài)機(jī)狀態(tài)以及輸入信號(hào)TST_IN，將輸入的串行信號(hào)采樣，得到測(cè)試模式的命令序列WR[5:0]，然后根據(jù)WR[5:0]的值來(lái)判斷哪一種測(cè)試模式使能信號(hào)有效。所以，所有的測(cè)試模式使能信號(hào)之間是互斥的，即任一時(shí)刻，只可能有一個(gè)測(cè)試模式使能信號(hào)為高，表示有效，其他測(cè)試模式使能信號(hào)都為O，表示無(wú)效。在P_RST pin腳輸入從O變成I之后，整個(gè)chip就會(huì)根據(jù)這些測(cè)試模式使能信號(hào)開(kāi)始各模塊的測(cè)試了。
[0032]以上可知，上述實(shí)施例中列出了一種編碼方式。實(shí)際上，通過(guò)對(duì)編碼電路進(jìn)行調(diào)整，還有多種不同的編碼方式可以選擇，但基本思想都是基于上述提到的利用IC已有的默認(rèn)為輸入pin，再結(jié)合一定的編碼電路來(lái)實(shí)現(xiàn)測(cè)試模式產(chǎn)生電路。好處是不需要專(zhuān)門(mén)的測(cè)試pin腳，不會(huì)帶來(lái)IC成本的增加，同時(shí)容易實(shí)現(xiàn)測(cè)試目的，并且由于測(cè)試模式電路與IC內(nèi)部功能電路沒(méi)有任何關(guān)系，也不用擔(dān)心會(huì)造成信息泄露。
[0033]本實(shí)施例通過(guò)采樣TST_IN上的串行輸入信號(hào)以及對(duì)狀態(tài)機(jī)的狀態(tài)進(jìn)行譯碼判斷，狀態(tài)機(jī)就可以根據(jù)不同的情況進(jìn)行狀態(tài)跳轉(zhuǎn)，完成各個(gè)測(cè)試模式使能信號(hào)的清零(O)或置位(I)，從而讓IC退出或進(jìn)入某種測(cè)試模式。下面是具體的IC測(cè)試控制方法實(shí)現(xiàn)。
[0034]按鍵復(fù)位pir^ipP_RST，默認(rèn)狀態(tài)為上拉高電平，在低電平時(shí)表示對(duì)IC進(jìn)行復(fù)位。而TST_CK表示輸入時(shí)鐘，TST_EN表示控制使能信號(hào)，TST_IN表示輸入數(shù)據(jù)。當(dāng)P_RST信號(hào)為低時(shí)，除測(cè)試模式狀態(tài)機(jī)外，系統(tǒng)其他部分的電路處于復(fù)位狀態(tài)。通過(guò)TST_CK引腳將外部時(shí)鐘灌入，而TST_EN和TST_IN則在TST_CK的上升沿被采樣輸入狀態(tài)機(jī)。結(jié)合圖3所示，當(dāng)TST_EN信號(hào)為高電平時(shí)，狀態(tài)機(jī)處于IDLE狀態(tài)，各測(cè)試模式信號(hào)保持不變。當(dāng)TST_EN信號(hào)為低電平時(shí)，狀態(tài)機(jī)通過(guò)采樣TST_IN信號(hào)變化，通過(guò)不同的編碼組合，產(chǎn)生不同的測(cè)試模式使能信號(hào)。這些測(cè)試模式使能信號(hào)只能通過(guò)狀態(tài)機(jī)采樣TST_IN上的特定的編碼才能撤銷(xiāo)，這就保證了 IC在進(jìn)入測(cè)試模式后的穩(wěn)定性。當(dāng)進(jìn)入了某種測(cè)試模式后，將TST_EN信號(hào)變成高電平，然后將P_RST信號(hào)上也輸入高電平，即可以開(kāi)始IC功能的測(cè)試了。下面以一種掃描鏈測(cè)試模式的編碼為例來(lái)進(jìn)行說(shuō)明。
[0035]圖3中列出了一種測(cè)試模式使能信號(hào)(以信號(hào)TSTMOD表示)的產(chǎn)生過(guò)程。其中，POR表示上電復(fù)位信號(hào)，低有效;P_RST表示外部按鍵復(fù)位信號(hào)，也是低有效;TST_EN、TST_CK、TST_IN分別為上述輸入pin腳信號(hào);TST_0UT為輸出pin腳信號(hào)，屬于debug用途，只在驗(yàn)證測(cè)試模式使能信號(hào)是否正確的時(shí)候用到，在實(shí)際操作中不需要用到?？梢钥吹剑?dāng)輸入信號(hào)TST_IN按照一定的編碼規(guī)律輸入時(shí)，測(cè)試模式狀態(tài)機(jī)根據(jù)輸入信號(hào)TST_IN在變化。當(dāng)一個(gè)特定的完整的編碼序列輸入完成后，測(cè)試模式使能信號(hào)TSTMOD根據(jù)圖1中的WR[5:0]的值進(jìn)行譯碼，會(huì)由低電平變成了高電平，表示IC進(jìn)入了此種測(cè)試模式，而WR[5:0]只是截取的寫(xiě)入序列中的特定位置的值。然后將?_1?1'信號(hào)由低電平輸入變成高電平輸入之后，就可以開(kāi)始此種測(cè)試模式下的測(cè)試操作了。
[0036]值得注意的是，內(nèi)部狀態(tài)機(jī)的狀態(tài)變化以及各狀態(tài)之間的轉(zhuǎn)換關(guān)系也需要定義清楚，否則，狀態(tài)機(jī)容易出錯(cuò)，會(huì)對(duì)IC的測(cè)試帶來(lái)不便。下面是本發(fā)明對(duì)于狀態(tài)機(jī)以及測(cè)試模式之間變化的一些說(shuō)明:
[0037]一、測(cè)試模式使能信號(hào)如何清零:
[0038]1.1、通過(guò)POR清除。POR是上電復(fù)位信號(hào)，上電完成前，POR信號(hào)為低電平，表示復(fù)位狀態(tài)，所有測(cè)試模式使能信號(hào)為O;上電完成之后，POR信號(hào)變成高電平，復(fù)位撤銷(xiāo)。
[0039]1.2、通過(guò)Pin Reset(P_RST)信號(hào)以及輸入特定的序列:
[0040]1.2a、將Pin Reset(P_RST)下拉成低電平。
[0041]1.2b、將TST_EN的輸入從l變成0.
[0042]1.2(3、從了51'_爪輸入18’13101010101010000001序列，這會(huì)將所有的測(cè)試模式使能信號(hào)清零。
[0043]1.2d、釋放Pin Reset(P_RST)，使之變成高電平。
[0044]二、不同的測(cè)試模式之間如何變化:
[0045]2.1、前面一種測(cè)試模式清零；
[0046]2.2、將Pin Reset(P_RST)下拉成低電平；
[0047]2.3、將TST_EN的輸入從1變成0;
[0048]2.4、從TST_IN輸入目標(biāo)測(cè)試模式數(shù)據(jù)序列，新測(cè)試模式使能信號(hào)從O變成I，進(jìn)入新測(cè)試模式；
[0049]2.5、釋放Pin Reset(P_RST)，使之變成高電平。
[0050]此外，為了檢驗(yàn)寫(xiě)入的測(cè)試模式是否正確，本實(shí)施例還定義了一種測(cè)試模式讀出狀態(tài)命令，讀出狀態(tài)如圖4所示。
[0051 ]從圖3和圖4中我們可以注意到，圖3是寫(xiě)入數(shù)據(jù)序列，產(chǎn)生測(cè)試模式指示信號(hào)，圖4是通過(guò)輸入特定數(shù)據(jù)序列，將測(cè)試模式的狀態(tài)串行讀出來(lái)，從TST_0UT腳放出來(lái)進(jìn)行檢驗(yàn)，以確認(rèn)測(cè)試模式使能信號(hào)是否正確。另外，需要特別提醒的是，從一種測(cè)試模式進(jìn)入另一種測(cè)試模式(根據(jù)圖1中WR[3:0]的值進(jìn)行譯碼決定)，都必須先將前一種寫(xiě)入的測(cè)試模式使能信號(hào)清除，然后再寫(xiě)入新的測(cè)試模式序列才行。而清除的方式上面也提到了，有兩種方式:上電復(fù)位信號(hào)POR為O或在TST_EN信號(hào)為0、P_RST為0、P0R為I的時(shí)候在TST_IN上輸入18’bl01010101010000001序列，這個(gè)數(shù)據(jù)序列與TST_CK上升沿同步。
[0052]以上所述實(shí)施例僅表達(dá)了本申請(qǐng)的幾種典型實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對(duì)本申請(qǐng)專(zhuān)利范圍的限制。應(yīng)當(dāng)指出的是，對(duì)本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，在不脫離本申請(qǐng)的構(gòu)思前提下，所做出的若干變形或改進(jìn)，都屬于本申請(qǐng)的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種芯片測(cè)試控制電路，屬于芯片自身的一部分，所述芯片包括三個(gè)默認(rèn)狀態(tài)為輸 入狀態(tài)的pin腳、一個(gè)按鍵復(fù)位pin腳和一個(gè)上電復(fù)位信號(hào)端POR;其特征在于:該芯片測(cè)試 控制電路包括組合邏輯模塊、狀態(tài)機(jī)及狀態(tài)譯碼邏輯模塊，所述芯片的三個(gè)默認(rèn)狀態(tài)為輸 入狀態(tài)的pin腳分別復(fù)用為測(cè)試控制用的TST_CK腳，TST_EN腳，TST_IN腳，所述芯片的一個(gè) 按鍵復(fù)位pin腳復(fù)用為測(cè)試控制用腳;組合邏輯模塊的復(fù)位端連接所述P_RST腳，控 制使能端連接所述TST_EN腳;狀態(tài)機(jī)的上電復(fù)位端連接所述電復(fù)位信號(hào)端POR，信號(hào)輸入端 連接組合邏輯模塊的信號(hào)輸出端，數(shù)據(jù)輸入端連接所述TST_IN腳，時(shí)鐘輸入端連接所述 TST_CK腳;狀態(tài)譯碼邏輯模塊的上電復(fù)位端連接所述電復(fù)位信號(hào)端POR，狀態(tài)輸入端連接狀 態(tài)機(jī)的輸出端，數(shù)據(jù)輸入端連接所述TST_IN腳，時(shí)鐘輸入端連接所述TST_CK腳，狀態(tài)機(jī)反饋 信號(hào)輸出端連接狀態(tài)機(jī)的反饋信號(hào)輸入端，至少一個(gè)測(cè)試狀態(tài)使能信號(hào)輸出端分別連接芯 片內(nèi)被測(cè)試的各功能模塊。2.根據(jù)權(quán)利要求1所述的芯片測(cè)試控制電路，其特征在于，所述芯片的上電復(fù)位信號(hào)端 POR為芯片的一個(gè)外部上電復(fù)位信號(hào)引腳。3.根據(jù)權(quán)利要求1所述的芯片測(cè)試控制電路，其特征在于，所述芯片的上電復(fù)位信號(hào)端 POR為芯片的一個(gè)內(nèi)部上電復(fù)位信號(hào)端口。4.根據(jù)權(quán)利要求1所述的芯片測(cè)試控制電路，其特征在于，所述芯片包括一個(gè)默認(rèn)狀態(tài) 為輸出狀態(tài)的pin腳，復(fù)用為測(cè)試控制用的TST_OUT腳;所述狀態(tài)譯碼邏輯模塊還具有測(cè)試 控制輸出端，連接芯片的所述TST_OUT腳。5.根據(jù)權(quán)利要求1至4任意一項(xiàng)所述的芯片測(cè)試控制電路，其特征在于，所述組合邏輯 模塊的具體邏輯為:iP_RST信號(hào)為1或TST_EN為1時(shí)，狀態(tài)機(jī)輸入信號(hào)1為一個(gè)同步邏輯清 零信號(hào)，將測(cè)試模式狀態(tài)機(jī)復(fù)位到初始狀態(tài)；iP_RST為0，且TST_EN為0時(shí)，測(cè)試模式狀態(tài)機(jī) 開(kāi)始根據(jù)輸入TST_IN以及狀態(tài)機(jī)反饋信號(hào)開(kāi)始進(jìn)行狀態(tài)轉(zhuǎn)換。6.根據(jù)權(quán)利要求1至4任意一項(xiàng)所述的芯片測(cè)試控制電路，其特征在于，所述狀態(tài)譯碼 邏輯模塊的狀態(tài)譯碼邏輯為:狀態(tài)譯碼邏輯是根據(jù)狀態(tài)機(jī)狀態(tài)以及輸入信號(hào)TST_IN，將輸 入的串行信號(hào)采樣，得到測(cè)試模式的命令序列，然后根據(jù)命令序列的值來(lái)判斷哪一種測(cè)試 模式使能信號(hào)有效。7.—種基于權(quán)利要求1所述芯片測(cè)試控制電路的測(cè)試控制方法，其特征在于，包括:iP_RST信號(hào)為低時(shí)，除狀態(tài)機(jī)外，系統(tǒng)其他部分的電路處于復(fù)位狀態(tài)；通過(guò)TST_CK引腳將外部時(shí)鐘灌入，TST_EN和TST_IN則在TST_CK的上升沿被采樣輸入狀 態(tài)機(jī)；當(dāng)TST_EN信號(hào)為高電平時(shí)，狀態(tài)機(jī)處于IDLE狀態(tài)，各測(cè)試模式信號(hào)保持不變；當(dāng)TST_EN 信號(hào)為低電平時(shí)，狀態(tài)機(jī)通過(guò)采樣TST_IN信號(hào)變化，通過(guò)不同的編碼組合，產(chǎn)生不同的測(cè)試 模式使能信號(hào)；當(dāng)進(jìn)入了某種測(cè)試模式后，將TST_EN信號(hào)變成高電平，然后將?_1?1'信號(hào)上也輸入高電 平，即可以開(kāi)始1C功能的測(cè)試。8.根據(jù)權(quán)利要求7所述的測(cè)試控制方法，其特征在于，所述測(cè)試控制方法還包括在一個(gè) 測(cè)試模式結(jié)束后對(duì)測(cè)試模式使能信號(hào)進(jìn)行清零的控制步驟，包括兩種方式:1.1、通過(guò)POR信 號(hào)進(jìn)行清零;1.2、通過(guò)P_RST信號(hào)以及輸入特定的序列進(jìn)行清零。9.根據(jù)權(quán)利要求8所述的測(cè)試控制方法，其特征在于，所述通過(guò)POR信號(hào)對(duì)測(cè)試模式使能信號(hào)進(jìn)行清零的方式，具體為:上電完成前，POR信號(hào)為低電平，表示復(fù)位狀態(tài)，所有測(cè)試 模式使能信號(hào)為〇;上電完成之后，P0R信號(hào)變成高電平，復(fù)位撤銷(xiāo)。10.根據(jù)權(quán)利要求8所述的測(cè)試控制方法，其特征在于，所述通過(guò)P_RST信號(hào)以及輸入特 定的序列對(duì)測(cè)試模式使能信號(hào)進(jìn)行清零的方式，具體為:1.2aJ#P_RST下拉成低電平； 1.2b、將TST_EN的輸入從1變成0; 1.2c、從TST_IN輸入特定序列；1.2d、釋放P_RST，使之變成 高電平。11.根據(jù)權(quán)利要求7所述的測(cè)試控制方法，其特征在于，所述測(cè)試控制方法還包括在不 同的測(cè)試模式之間切換的控制步驟，具體為:2.1、前面一種測(cè)試模式清零；2.2、將Pin Reset (P_RST)下拉成低電平；2.3、將TST_EN的輸入從1變成0; 2.4、從TST_I_|I入目標(biāo)測(cè)試 模式數(shù)據(jù)序列，新測(cè)試模式使能信號(hào)從〇變成1，進(jìn)入新測(cè)試模式；2.5、釋放Pin Reset(P_ RST)，使之變成高電平。12.根據(jù)權(quán)利要求7所述的測(cè)試控制方法，其特征在于，所述測(cè)試控制方法還包括通過(guò) 芯片一個(gè)默認(rèn)狀態(tài)為輸出狀態(tài)的pin腳讀出測(cè)試模式以驗(yàn)證測(cè)試模式使能信號(hào)是否正確的步驟。
【文檔編號(hào)】G01R31/28GK105974299SQ201610373788
【公開(kāi)日】2016年9月28日
【申請(qǐng)日】2016年5月30日
【發(fā)明人】不公告發(fā)明人
【申請(qǐng)人】珠海市微半導(dǎo)體有限公司, 珠海市一微半導(dǎo)體有限公司