一種用于單光子探測器的模擬計數(shù)電路的制作方法
【專利摘要】本發(fā)明公開了一種基于電容放電的線性模擬計數(shù)電路。該電路由1個計數(shù)電容C和8個NMOS管構(gòu)成，其中8個NMOS管包括：MN0、MN1、MN2、MN3、MN4、MN5、MN6、MN7。MN0為一個信號輸入開關(guān)，MN1、MN2、MN3和MN4構(gòu)成了一個改進(jìn)型威爾遜電流鏡，MN5為一個復(fù)位開關(guān)，MOS管MN6和MN7則構(gòu)成了一個電壓跟隨電路，用作電路的輸出級，負(fù)責(zé)將最后計數(shù)電容上的計數(shù)結(jié)果輸出。該計數(shù)電路具有電路面積小、填充系數(shù)高、線性度高、計數(shù)范圍大等優(yōu)點，可用于高密度、全集成、低成本的SPAD陣列探測器中對光子數(shù)目進(jìn)行計數(shù)。
【專利說明】
一種用于單光子探測器的模擬計數(shù)電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種應(yīng)用于單光子探測器中的線性模擬計數(shù)電路，屬于微電子技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]目前，在一塊單片芯片上集成包含有信號處理電路的高密度、大規(guī)模的單光子雪崩二極管(B卩:SPAD)陣列探測器是SPAD陣列探測器的主要發(fā)展趨勢之一。計數(shù)電路的作用是對雪崩脈沖的數(shù)量進(jìn)行計數(shù)，是SPAD探測器的關(guān)鍵電路;計數(shù)電路規(guī)模較大，是影響陣列密度提高的最主要因素。因此，減小計數(shù)電路的面積，對實現(xiàn)高密度、全集成、低成本的SPAD陣列探測器的研究具有很重大的意義。
[0003]傳統(tǒng)SPAD陣列探測器的計數(shù)電路都采用數(shù)字計數(shù)的方式，直接對SPAD產(chǎn)生的雪崩脈沖進(jìn)行處理，供后續(xù)電路進(jìn)行數(shù)字信號處理。雖然數(shù)字式讀出電路具有更好的噪聲抑制、探測靈敏度和低噪聲等特性，但是它結(jié)構(gòu)復(fù)雜、占用面積大。通常一個數(shù)字式讀出電路需要上百只晶體管，嚴(yán)重影響了像素單元的填充系數(shù)。為了有效的減小讀出電路的面積，提高填充系數(shù);本發(fā)明提出了一種高集成度的模擬計數(shù)電路，該電路具有面積小、線性度高、計數(shù)范圍大的優(yōu)點，并能保證電路的其它性能良好。

【發(fā)明內(nèi)容】

[0004]本發(fā)明針對傳統(tǒng)讀出電路面積很大，填充系數(shù)較低的缺點，提出了一種高集成度的線性模擬計數(shù)電路。該電路利用電容放電的能力，對電容上的電荷量進(jìn)行實時監(jiān)測，最后通過計算就可以得到探測到的光子數(shù)量。模擬計數(shù)電路極大地減少了其所占版圖的面積，提高了 SPAD像素單元的填充系數(shù)。為了實現(xiàn)模擬計數(shù)電路在一個大的動態(tài)范圍內(nèi)對計數(shù)電容的線性放電，本發(fā)明采用單元電荷放電的方法，即每個雪崩脈沖信號到來后，將從計數(shù)電容中減少一個單元電荷。通過對單元電荷的操控，可以減輕計數(shù)電容中典型的非線性充放電行為。為了實現(xiàn)這一方法，本發(fā)明采用了四晶體管的威爾遜電流鏡電路。
[0005]結(jié)合四晶體管威爾遜電流鏡和電容放電原理，本發(fā)明提出了一種基于電容放電的線性模擬計數(shù)電路，其具體電路圖如圖1所示。該電路使用了 I個計數(shù)電容C和8個NMOS管麗O?MN7。其中匪OS管MNO為一個信號輸入開關(guān)，其柵極接一個時鐘信號CLK，漏極接電源電壓Vdd，晶體管尺寸為0.18μπι CMOS工藝允許的NMOS管最小尺寸;MNO的下面接一個改進(jìn)型威爾遜電流鏡，該電流鏡由4個NMOS管構(gòu)成，分別為麗1、麗2、麗3和MN4 ； MN5為一個復(fù)位開關(guān)，麗5柵極接一個復(fù)位信號RES，漏極接電源電壓Vdd與計數(shù)電容C并聯(lián);其它MOS管麗6和麗7，麗6漏極接電源電壓Vdd，源極接輸出端口 OUT，MN7柵極和漏極相連接輸出端口 OUT，源極接地；MN6和MN7構(gòu)成了一個電壓跟隨電路，用作電路的輸出級，負(fù)責(zé)將最后計數(shù)電容上的計數(shù)結(jié)果輸出。
[0006]本發(fā)明的計數(shù)電路的工作過程可以分為三個階段，分別是復(fù)位階段、計數(shù)階段和讀出階段。復(fù)位階段是光子探測的準(zhǔn)備階段，在雪崩脈沖信號到來之前，信號輸入開關(guān)MNO斷開，利用復(fù)位信號RES來控制復(fù)位過程的啟動和中斷。對于計數(shù)階段，當(dāng)復(fù)位階段充電完成后，SPAD探測器開始對光信號進(jìn)行探測，產(chǎn)生雪崩脈沖信號，可以通過控制雪崩脈沖信號CLK來控制威爾遜電流鏡的導(dǎo)通和計數(shù)電容C的放電，從而達(dá)到計數(shù)的目的。在讀出階段，SPAD完成了對單光子信號的探測，信號輸入開關(guān)MNO斷開，電壓跟隨電路開始對計數(shù)電容C下極板上的電壓值進(jìn)行讀出，通過計算即可以得到SPAD在探測期間所探測到的光子數(shù)。
[0007]有益效果
[0008]1.本發(fā)明的模擬計數(shù)電路填充系數(shù)高:本發(fā)明用模擬計數(shù)電路代替?zhèn)鹘y(tǒng)數(shù)字計數(shù)電路，模擬計數(shù)電路的面積小，有利于提高SPAD陣列探測器像素單元的填充系數(shù)；
[0009]2.本發(fā)明的模擬計數(shù)電路制造成本低:制作小面積的計數(shù)電路更有利于降低SPAD陣列探測器的制造成本；
[0010]3.本發(fā)明的模擬計數(shù)電路的線性度高:本發(fā)明采用單元電荷放電的方法，有利于提高模擬計數(shù)電路的線性度；
[0011]4.本發(fā)明的模擬計數(shù)電路的計數(shù)范圍大:本發(fā)明可以實現(xiàn)9比特的計數(shù)范圍。
【附圖說明】
[0012]圖1是基于電容放電的線性模擬計數(shù)電路圖。
[0013]圖2是基于電容放電的線性模擬計數(shù)電路的仿真結(jié)果圖。
[0014]圖3是基于電容放電的線性模擬計數(shù)電路的版圖。
【具體實施方式】
[0015]以下結(jié)合說明書附圖對本發(fā)明專利作進(jìn)一步的詳細(xì)說明。
[0016]如圖1所示，為本發(fā)明基于電容放電的線性模擬計數(shù)電路。該電路由I個計數(shù)電容C和8個匪05管構(gòu)成，其中8個匪05管具體包括:]\^0、]\^1、麗2、麗3、麗4、麗5、麗6、麗7。麗0為一個信號輸入開關(guān)，麗O的柵極接一個時鐘信號CLK以控制匪OS管麗O的開關(guān)狀態(tài)。麗O的下面接一個改進(jìn)型威爾遜電流鏡，該電流鏡由麗1、麗2、麗3和麗4四個NMOS管構(gòu)成。麗5和電容C并聯(lián)接到MN2的漏極，MN5的柵極接一個復(fù)位信號RES以控制電路的復(fù)位情況。電路的右邊是一個電壓跟隨電路，該電路由匪OS管麗6和MN7構(gòu)成，其功能是輸出計數(shù)電容C上的計數(shù)結(jié)果。該計數(shù)電路的工作過程可以分為三個階段，分別是復(fù)位階段、計數(shù)階段和讀出階段。
[0017](I)復(fù)位階段:在雪崩脈沖信號到來之前，信號輸入開關(guān)MNO斷開，利用復(fù)位信號RES來控制復(fù)位過程的啟動和中斷。當(dāng)復(fù)位信號RES為“高電平”時，復(fù)位開關(guān)MN5閉合，電源電壓Vdd對電容C進(jìn)行快速充電。當(dāng)電容C的電壓值被充到Vdd后，復(fù)位信號RES轉(zhuǎn)為“低電平”，復(fù)位開關(guān)MN5斷開。
[0018](2)計數(shù)階段:SPAD探測到光子后會產(chǎn)生雪崩脈沖信號。當(dāng)雪崩脈沖信號CLK為“高電平”時，信號輸入開關(guān)MNO閉合，威爾遜電流鏡導(dǎo)通，計數(shù)電容C開始放電。每個有效雪崩脈沖都會使威爾遜電流鏡導(dǎo)通一次，而計數(shù)電容C也會放電一次，并且每個高電平期間放出的電荷量相等。計數(shù)電容C上存儲的電荷量隨著雪崩脈沖數(shù)的增加而線性減少，電容下極板上的電壓也隨之線性降低。當(dāng)雪崩脈沖信號CLK為“低電平”時，信號輸入開關(guān)MNO斷開，威爾遜電流鏡處于不導(dǎo)通狀態(tài)，計數(shù)電容C上存儲的電荷量保持不變，電容下極板上的電壓也保持不變。
[0019](3)讀出階段:SPAD完成了對單光子信號的探測，信號輸入開關(guān)MNO斷開，電壓跟隨電路開始對計數(shù)電容C下極板上的電壓值進(jìn)行讀出。因為每個雪崩脈沖信號消耗掉的電荷量相等，所以在一定時間內(nèi)計數(shù)電容C兩端的電壓變化值與這段時間內(nèi)探測到的光子數(shù)呈正比。通過簡單計算即可得到SPAD在探測期間所探測到的光子數(shù)。
[0020]具體實施例:
[0021]本發(fā)明基于CMOS0.18μπι工藝對上述基于電容放電的線性模擬計數(shù)電路進(jìn)行了仿真，仿真參數(shù)具體如下:計數(shù)電容C取500fF，雪崩脈沖信號CLK脈寬取1ns，周期取20ns;基于以上仿真參數(shù)，本發(fā)明進(jìn)行了時長13ys的仿真，并得到如圖2所示的仿真結(jié)果圖。圖中橫坐標(biāo)為仿真時間，縱坐標(biāo)為輸出端的電壓值。初始階段，計數(shù)電容C被充電到2V。隨后，電路每檢測到一個雪崩脈沖信號，計數(shù)電容C上的電壓值就會減少一點，電壓波形呈階梯狀遞減。該模式下輸出端電壓的波形隨仿真時間也呈很好的線性變化。經(jīng)過計算，500fF的計數(shù)電容可以計數(shù)約450次，能夠?qū)崿F(xiàn)近乎9比特的計數(shù)。在計數(shù)450次以后輸出端對應(yīng)的電壓值約為0.75V。這說明該計數(shù)電容還有繼續(xù)放電計數(shù)的空間。但是，考慮到后面輸出端電壓變化并不是線性的，并不符合線性計數(shù)的要求。所以一般不等到輸出端電壓值降到最低點就要進(jìn)行復(fù)位工作，以便重新計數(shù)。
[0022]根據(jù)上面的仿真結(jié)果，我們可以看出，本發(fā)明的計數(shù)方式有很好的線性度，且最大線性計數(shù)范圍較大，可以實現(xiàn)9比特的計數(shù)。
[0023]圖3是設(shè)計的基于電容放電的線性模擬計數(shù)電路的版圖，其中包括I個計數(shù)電容C和8個匪OS管。MOS管麗O的晶體管尺寸為匪OS最小尺寸。對于改進(jìn)型威爾遜電流鏡，麗I和麗3的寬度和長度為3μπι和350nm，麗2和麗4的寬度和長度為350nm和3μπι。麗5的寬度和長度設(shè)計為2μπι和350MUM0S管ΜΝ6和ΜΝ7，其晶體管寬度和長度分別為3ym，350nm和lym，350nmo另外，對于計數(shù)電容C的選擇我們采用MM電容，即金屬-絕緣層-金屬電容。MIM電容具有電容精度高、匹配度高等優(yōu)點，其單位面積的電容值為1μΡ/μπι2。此外，MM電容由頂層金屬構(gòu)成，不會占用多晶硅層和底層有源區(qū)的面積，因此可以節(jié)省版圖面積。
【主權(quán)項】
1.一種用于單光子探測器的模擬計數(shù)電路，其特征在于，由I個計數(shù)電容C和8個NMOS管麗O?麗7構(gòu)成，其中，NMOS管麗O為一個信號輸入開關(guān)，其柵極接一個時鐘信號CLK，漏極接電源電壓Vdd;MN0的下面接一個改進(jìn)型威爾遜電流鏡，該電流鏡由4個NMOS管構(gòu)成，分別為麗1、MN2、MN3和MN4 ;MN5為一個復(fù)位開關(guān)，麗5柵極接一個復(fù)位信號RES，漏極接電源電壓Vdd與計數(shù)電容C并聯(lián);MN6漏極接電源電壓Vdd，源極接輸出端口 OUT，MN7柵極和漏極相連接輸出端口 OUT，源極接地;麗6和麗7構(gòu)成了一個電壓跟隨電路，用作電路的輸出級，負(fù)責(zé)將最后計數(shù)電容上的計數(shù)結(jié)果輸出。2.如權(quán)利要求1所述的模擬計數(shù)電路，其特征在于，所述改進(jìn)型威爾遜電流鏡，MNl和麗3的寬度和長度為3μπι和350nm，麗2和麗4的寬度和長度為350nm和3μπι，麗5的寬度和長度設(shè)計為2μπι和350nm，M0S管ΜΝ6和ΜΝ7，其晶體管寬度和長度分別為3ym，350nm和lym，350nmo3.如權(quán)利要求1所述的模擬計數(shù)電路，其特征在于，所述計數(shù)電容C采用MIM電容，其單位面積的電容值為lyFA?ii2，M頂電容由頂層金屬構(gòu)成。
【文檔編號】G01J11/00GK106092339SQ201610383475
【公開日】2016年11月9日
【申請日】2016年6月1日 公開號201610383475.2, CN 106092339 A, CN 106092339A, CN 201610383475, CN-A-106092339, CN106092339 A, CN106092339A, CN201610383475, CN201610383475.2
【發(fā)明人】徐躍, 黃楊, 向平
【申請人】南京郵電大學(xué)