可自由擴(kuò)展測(cè)試接口的新型線束測(cè)試儀的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種線束測(cè)試儀，尤其涉及一種可自由擴(kuò)展測(cè)試接口的新型線束測(cè)試儀。
【背景技術(shù)】
[0002]在如今的汽車、飛機(jī)航空、工業(yè)控制等領(lǐng)域，越來越多地使用到各種型號(hào)的線束。線束的性能直接關(guān)系到一個(gè)系統(tǒng)是否能正常穩(wěn)定的長期工作。
[0003]由于現(xiàn)在的系統(tǒng)設(shè)計(jì)功能越來越復(fù)雜，一些大型化的設(shè)備就不可避免的要用到線束來連接。由此，線束的型號(hào)越來越多，一根線束所包含的導(dǎo)線也越來越多，所以需要對(duì)多根線束和線束內(nèi)的多條導(dǎo)線進(jìn)行對(duì)應(yīng)關(guān)系的測(cè)試。線束測(cè)試儀就是專門用于測(cè)試線束導(dǎo)線的端子對(duì)應(yīng)關(guān)系以及電學(xué)性能的儀器，在線束型號(hào)和導(dǎo)線數(shù)量越來越多的情況下，對(duì)線束測(cè)試儀的要求也就越來越高，其中就包括對(duì)線束測(cè)試儀的接口擴(kuò)展要求。
[0004]傳統(tǒng)的線束測(cè)試儀，其測(cè)試接口為固定的，如果測(cè)試接口太少，則很難滿足越來越復(fù)雜的應(yīng)用需求，如果測(cè)試接口太多，則會(huì)在簡單應(yīng)用時(shí)形成閑置浪費(fèi)，所以難以實(shí)現(xiàn)比較理想的應(yīng)用協(xié)調(diào)。
[0005]比如，現(xiàn)有的線束測(cè)試儀之一，本申請(qǐng)人已經(jīng)申請(qǐng)專利，其結(jié)構(gòu)如下:
[0006]一種線束測(cè)試儀，包括單片機(jī)、數(shù)字信號(hào)處理器、現(xiàn)場可編程門陣列(即FPGA)和開關(guān)矩陣，所述數(shù)字信號(hào)處理器分別與所述現(xiàn)場可編程門陣列和所述單片機(jī)對(duì)應(yīng)連接，所述開關(guān)矩陣包括激勵(lì)電源、參考電阻、信號(hào)比較放大電路和兩組結(jié)構(gòu)相同的通斷控制通路，每一組所述通斷控制通路均包括邊緣觸發(fā)保持器、功率放大器和繼電器，所述現(xiàn)場可編程門陣列的控制信號(hào)輸出端分別與兩組所述通斷控制通路的邊緣觸發(fā)保持器的控制信號(hào)輸入端連接，所述現(xiàn)場可編程門陣列的觸發(fā)信號(hào)輸出端分別與兩組所述通斷控制通路的邊緣觸發(fā)保持器的觸發(fā)信號(hào)輸入端連接，所述邊緣觸發(fā)保持器的信號(hào)輸出端與對(duì)應(yīng)的所述功率放大器的信號(hào)輸入端連接，所述功率放大器的信號(hào)輸出端與對(duì)應(yīng)的所述繼電器的控制信號(hào)輸入端連接，兩組所述通斷控制通路的繼電器的第一端分別與所述激勵(lì)電源的輸出端和所述參考電阻的第一端連接，所述參考電阻的第二端接地，兩組所述通斷控制通路的繼電器的第二端分別用于連接所述線束中導(dǎo)線的兩端，所述激勵(lì)電源的輸出端、所述參考電阻的第一端和所述參考電阻的第二端分別與所述信號(hào)比較放大電路的三個(gè)輸入端連接，所述信號(hào)比較放大電路的輸出端與所述數(shù)字信號(hào)處理器的模數(shù)轉(zhuǎn)換電路的輸入端連接。
[0007]上述結(jié)構(gòu)中，開關(guān)矩陣對(duì)應(yīng)的繼電器數(shù)量是確定的，即用于連接線束中導(dǎo)線的測(cè)試接口數(shù)量是確定的，如果該測(cè)試接口數(shù)量太多，則會(huì)在用于測(cè)試數(shù)量不多的導(dǎo)線時(shí)形成資源浪費(fèi)，如果該測(cè)試接口數(shù)量太少，則會(huì)在測(cè)試數(shù)量較多的導(dǎo)線時(shí)無法一次完成，滿足不了應(yīng)用需求。

【發(fā)明內(nèi)容】

[0008]本實(shí)用新型的目的就在于為了解決上述問題而提供一種可自由擴(kuò)展測(cè)試接口的新型線束測(cè)試儀。
[0009]本實(shí)用新型通過以下技術(shù)方案來實(shí)現(xiàn)上述目的:
[0010]一種可自由擴(kuò)展測(cè)試接口的新型線束測(cè)試儀，包括主板，所述主板上設(shè)有單片機(jī)、數(shù)字信號(hào)處理器、主板接口和激勵(lì)電路，所述新型線束測(cè)試儀還包括接口轉(zhuǎn)換板和多個(gè)接口板，所述接口轉(zhuǎn)換板上設(shè)有多個(gè)開關(guān)矩陣接口和多個(gè)編碼電路，所述編碼電路與所述開關(guān)矩陣接口一一對(duì)應(yīng)連接，所述開關(guān)矩陣接口的一端與所述主板接口對(duì)應(yīng)連接，所述接口板上設(shè)有接口、FPGA、驅(qū)動(dòng)電路和開關(guān)矩陣，所述開關(guān)矩陣包括兩個(gè)繼電器組，每個(gè)所述繼電器組包括多個(gè)繼電器，所述接口的一端與所述開關(guān)矩陣接口的另一端一一對(duì)應(yīng)連接，每個(gè)所述接口板的所述接口的另一端分別與兩個(gè)所述FPGA的輸入端連接，兩個(gè)所述FPGA的多個(gè)輸出端分別與多個(gè)所述驅(qū)動(dòng)電路的多個(gè)輸入端對(duì)應(yīng)連接，多個(gè)所述驅(qū)動(dòng)電路的多個(gè)輸出端分別與兩個(gè)所述繼電器組的多個(gè)繼電器的控制端一一對(duì)應(yīng)連接，兩個(gè)所述繼電器組的對(duì)應(yīng)繼電器的一端之間連接所述線束中的導(dǎo)線，兩個(gè)所述繼電器組的對(duì)應(yīng)繼電器的另一端分別通過測(cè)試回路接口與所述數(shù)字信號(hào)處理器的模數(shù)轉(zhuǎn)換器連接，所述編碼電路用于對(duì)所述開關(guān)矩陣接口進(jìn)行唯一編碼并將該編碼信息傳輸給所述FPGA。
[0011 ] 上述結(jié)構(gòu)中，接口轉(zhuǎn)換板的開關(guān)矩陣接口能夠?qū)崿F(xiàn)在主板接口和接口板之間的快速插接連接作用，接口轉(zhuǎn)換板的編碼電路能夠?qū)㈤_關(guān)矩陣接口進(jìn)行唯一編碼并將該編碼信息傳輸給FPGA (即現(xiàn)場可編程門陣列)保存，從而實(shí)現(xiàn)對(duì)多個(gè)開關(guān)矩陣接口的準(zhǔn)確識(shí)別；接口板則實(shí)現(xiàn)了繼電器控制部分的板卡化設(shè)計(jì)，每一個(gè)接口板設(shè)置一定容量，實(shí)現(xiàn)一定數(shù)量(比如下文提到的64個(gè))的導(dǎo)線測(cè)試，應(yīng)用時(shí)根據(jù)實(shí)際需求，擴(kuò)展或縮減測(cè)試容量都非常方便。
[0012]具體地，每一個(gè)所述接口板的驅(qū)動(dòng)電路為16個(gè)，每個(gè)驅(qū)動(dòng)電路的輸入端和輸出端均為8個(gè)，每一個(gè)所述FPGA的64個(gè)輸出端分別與8個(gè)所述驅(qū)動(dòng)電路的64個(gè)輸入端連接，每個(gè)所述繼電器組包括64個(gè)繼電器，其中一個(gè)所述FPGA對(duì)應(yīng)的8個(gè)所述驅(qū)動(dòng)電路的64個(gè)輸出端分別與其中一個(gè)所述繼電器組的64個(gè)繼電器的控制端對(duì)應(yīng)連接，另一個(gè)所述FPGA對(duì)應(yīng)的8個(gè)所述驅(qū)動(dòng)電路的64個(gè)輸出端分別與另一個(gè)所述繼電器組的64個(gè)繼電器的控制端一一對(duì)應(yīng)連接。
[0013]為了便于存儲(chǔ)信息，所述FPGA連接有FLASH，F(xiàn)LASH即閃存。
[0014]本實(shí)用新型的有益效果在于:
[0015]本實(shí)用新型通過將主板上的數(shù)字信號(hào)處理器送出的控制信號(hào)以后的測(cè)試控制結(jié)構(gòu)設(shè)計(jì)為板卡結(jié)構(gòu)，針對(duì)不同測(cè)試點(diǎn)數(shù)量的項(xiàng)目，其設(shè)計(jì)更加簡單化，只需要對(duì)接口板進(jìn)行擴(kuò)展或縮減便可滿足應(yīng)用需求，而主板和接口轉(zhuǎn)換板的硬件都不需要改動(dòng)，研發(fā)周期大大減少；另外，采用編碼電路對(duì)每一個(gè)接口轉(zhuǎn)換板進(jìn)行唯一編碼，F(xiàn)PGA運(yùn)行時(shí)，可讀取編碼地址值即開關(guān)矩陣接口的唯一編碼并儲(chǔ)存到FLASH中，這樣便使得每一個(gè)接口轉(zhuǎn)換板在工作時(shí)都有一個(gè)固定的地址值，從而達(dá)到所有接口板上FPGA的程序一致的目的，大大減少軟件設(shè)計(jì)工作量。
【附圖說明】
[0016]圖1是本實(shí)用新型所述可自由擴(kuò)展測(cè)試接口的新型線束測(cè)試儀的結(jié)構(gòu)框圖；
[0017]圖2是本實(shí)用新型所述接口板的FPGA和驅(qū)動(dòng)電路的連接結(jié)構(gòu)示意圖；
[0018]圖3是本實(shí)用新型所述接口板的開關(guān)矩陣的連接結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0019]下面結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步說明:
[0020]如圖1、圖2和圖3所示，本實(shí)用新型所述可自由擴(kuò)展測(cè)試接口的新型線束測(cè)試儀包括主板、接口轉(zhuǎn)換板和多個(gè)接口板，主板上設(shè)有單片機(jī)、數(shù)字信號(hào)處理器、主板接口和激勵(lì)電路，接口轉(zhuǎn)換板上設(shè)有多個(gè)開關(guān)矩陣接口和多個(gè)編碼電路，編碼電路與開關(guān)矩陣接口一一對(duì)應(yīng)連接，開關(guān)矩陣接口的一端與主板接口對(duì)應(yīng)連接，接口板上設(shè)