一種雷達數據處理系統(tǒng)的制作方法
【技術領域】
[0001] 本實用新型涉及雷達性能測試與模擬器領域，具體涉及一種雷達數據處理系統(tǒng)。
【背景技術】
[0002] 為保證雷達的正常工作，往往需要對雷達的各項性能指標進行評估測試，在對雷 達的各項性能指標進行評估測試時，需要產生大量的雷達回波數據，若這些數據通過真實 實驗獲得，則實驗成本將非常高；為減少實驗成本，雷達回波信號模擬器應運而生，通過雷 達回波信號模擬器采用模擬手段獲取雷達回波信號，以模擬代替真實實驗可以大大降低測 試成本，減少測試時間。本文所述的雷達包括但不限于合成孔徑雷達（Synthetic Aperture Radar，SAR)，如彈載 SAR、機載 SAR 等。
[0003] 在進行雷達回波信號的模擬過程中，自然場景的起伏變化，尤其是高程起伏傾角 與雷達天線的波束俯仰角可以相比擬時，后面低高程的目標點將由于前面目標點的遮擋而 無法被雷達探測到，從而使成像出現(xiàn)陰影。因此，遮擋信息的判斷對于雷達回波精度具有重 要影響。在模擬過程中，對當前雷達位置下的波束地面照射范圍內的所有目標，進行遮擋判 斷，從而對于被遮擋的目標不計算其回波或將其散射強度置零，以實現(xiàn)遮擋模擬，顯得尤為 重要。
[0004] 遮擋數據判斷的模擬過程主要有以下特點：成像雷達波束照射范圍大，目標散射 點分辨率高，目標回波需要計算的目標散射點數目非常多通常可達到幾百萬至幾千萬個， 這樣目標的高程數據會達到幾 G字節(jié)，需要較大存儲空間；同時，雷達（如彈載SAR)重頻可 達到幾十kHz量級，這意味著模擬器需要在幾十us (微秒）內完幾千萬個目標點調制信息 的計算，這對硬件處理器的計算速度提出了很高的要求。
[0005] 可以看出，遮擋數據的判斷具有計算量大、計算精度高、數據存儲量大和 實時性要求高的特點；而目前雷達回波信號模擬器的數據處理部分，主要采用單核 DSP (DigitalSignalProcessor，數字信號處理器）實現(xiàn)，這種單核DSP的數據處理能力，已 無法滿足復雜化的雷達回波模擬器的遮擋數據判斷的計算需求。 【實用新型內容】
[0006] 有鑒于此，本實用新型實施例提供一種雷達數據處理系統(tǒng)，以解決現(xiàn)有雷達回波 信號模擬器的數據處理部分，主要采用單核DSP，所帶來的無法滿足復雜化的雷達回波模擬 器的遮擋數據判斷的計算需求的問題。
[0007] 為實現(xiàn)上述目的，本實用新型實施例提供如下技術方案：
[0008] 一種雷達數據處理系統(tǒng)，包括：
[0009] 發(fā)送高程數據的上位機；
[0010] 與所述上位機連接的，進行遮擋計算以得出遮擋數據的第一 DSP ;
[0011] 分別與所述上位機和所述第一 DSP連接，將所述第一 DSP得出的遮擋數據進行外 傳的第二DSP ;
[0012] 其中，所述第一 DSP和所述第二DSP均為多核DSP，所述第一 DSP的處理核數量多 于第二DSP的處理核數量。
[0013] 其中，所述第二DSP包括：一個主核和一個從核；
[0014] 所述第一 DSP包括：一個主核和多個從核，所述第一DSP的一個主核和多個從核并 行進行遮擋計算以得出遮擋數據。
[0015] 其中，所述第一 DSP和所述第二DSP通過Hyperlink接口連接。
[0016] 其中，所述上位機分別與所述第一 DSP和第二DSP采用PCIE總線連接。
[0017] 其中，所述雷達數據處理系統(tǒng)還包括：
[0018] 與所述第二DSP連接的FPGA ;
[0019] 與所述第一 DSP連接，存儲第一 DSP存放的數據的第一 DDR ;
[0020] 與所述第二DSP連接，存儲第二DSP存放的數據的第二DDR。
[0021] 其中，所述第一 DDR和第二DDR的內存均為2G。
[0022] 其中，所述第二DSP與所述FPGA通過高速串行數據訪問RapidIO接口連接。
[0023] 其中，所述第一 DSP的處理核數量為8個。
[0024] 其中，所述第一 DSP的共享內存為4M，各處理核的內存為512K。
[0025] 其中，所述第二DSP的內存為256M。
[0026] 基于上述技術方案，本實用新型實施例提供的雷達數據處理系統(tǒng)，包括上位機，與 所述上位機連接的進行遮擋計算以得出遮擋數據的第一 DSP，和分別與所述上位機和所述 第一 DSP連接，將所述第一 DSP得出的遮擋數據進行外傳的第二DSP ;其中，所述第一 DSP和 所述第二DSP均為多核DSP，所述第一 DSP的處理核數量多于第二DSP的處理核數量?？梢?看出，本實用新型實施例提供的雷達數據處理系統(tǒng)具有兩個DSP，其中一個進行遮擋計算， 另一個進行遮擋數據的外傳，且該兩個DSP均為多核DSP ;通過多個多核DSP的設置，分別 完成遮擋計算和數據外傳任務，可使得單個DSP的工作量降低，使得回波信號模擬器的數 據處理部分，能夠適應復雜化的雷達回波模擬器的遮擋數據判斷的計算量大、計算精度高、 數據存儲量大和實時性要求高的特點，滿足復雜化的雷達回波模擬器的遮擋數據判斷的計 算需求。
【附圖說明】
[0027] 為了更清楚地說明本實用新型實施例或現(xiàn)有技術中的技術方案，下面將對實施例 或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅 是本實用新型的實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還 可以根據提供的附圖獲得其他的附圖。
[0028] 圖1為本實用新型實施例提供的雷達數據處理系統(tǒng)的結構示意圖；
[0029] 圖2為本實用新型實施例提供的第二DSP的結構示意圖；
[0030] 圖3為本實用新型實施例提供的第一 DSP的結構示意圖；
[0031] 圖4為本實用新型實施例提供的雷達數據處理系統(tǒng)的另一結構示意圖。
【具體實施方式】
[0032] 下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行 清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的 實施例?；诒緦嵱眯滦椭械膶嵤├绢I域普通技術人員在沒有做出創(chuàng)造性勞動前提下 所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
[0033] 圖1為本實用新型實施例提供的雷達數據處理系統(tǒng)的結構示意圖，參照圖1，該雷 達數據處理系統(tǒng)可以包括：上位機1，第一 DSP2和第二DSP3 ;
[0034] 其中，上位機1可將高程數據發(fā)送給第一 DSP2和第二DSP3 ;
[0035] 可選的，上位機1與第一 DSP2和第二DSP3可分別通過PCIE (PCI-Express，一種總 線和接口標準）總線連接，上位機1可將高程數據通過PCIE總線發(fā)送給第一 DSP2的主核 和第二DSP3的主核；
[0036] 在本實用新型實施例中，第一 DSP2和第二DSP3均為多核DSP ;第一 DSP2主要用 于進行遮擋計算以得出遮擋數據，所得出的遮擋數據可傳輸至第二DSP3 ;第二DSP3主要用 于完成遮擋數據的外傳，如第二DSP3可將第一 DSP2得出的遮擋數據傳輸給與第二DSP3連 接的設備，只要該設備支持第二DSP3的數據傳輸協(xié)議即可；
[0037] 可選的，第一DSP2和第二DSP3可通過Hyperlink(片間高速數據接口）接口連接， 第一 DSP2計算得出遮擋數據后，可通過Hyper I ink接口，將得出的遮擋數據存入第二DSP3 中，由第二DSP3實現(xiàn)遮擋數據的外傳；
[0038] 由于第一 DSP2主要用于完成遮擋計算，第一 DSP2可以具有較多的處理核，第一 DSP2的處理核數量可以多于第二DSP3的處理核數量。
[0039] 本實用新型實施例提供的雷達數據處理系統(tǒng)，包括上位機，與所述上位機連接的 進行遮擋計算以得出遮擋數據的第一 DSP，和分別與所述上位機和所述第一 DSP連接，將所 述第一 DSP得出的遮擋數據進行外傳的第二DSP ;其中，所述第一 DSP和所述第二DSP均為 多核DSP，所述第一 DSP的處理核數量多于第二DSP的處理核數量?？梢钥闯?，本實用新型 實施例提供的雷達數據處理系統(tǒng)具有兩個DSP，其中一個進行遮擋計算，另一個進行遮擋數 據的外傳，且該兩個DSP均為多核DSP ;通過多個多核DSP的設置，分別完成遮擋計算和數 據外傳任務，可使得單個DSP的工作量降低，使得回波信號模擬器的數據處理部分，能夠適 應復雜化的雷達回波模擬器的遮擋數據判斷的計算量大、計算精度高、數據存儲量大和實 時性要求高的特點，滿足復雜化的雷達回波模擬器的遮擋數據判斷的計算需求。
[0040] 圖2示出了第二DSP的可選結構示意圖，參照圖2,第二DSP可以具有一個主核和 一個從核，其中核〇為主核，核1為從核。
[0041] 圖3示出了第一 DSP的可選結構示意圖，參