控計數(shù)器單元的計數(shù)時鐘端與可控分頻單元的信號輸出端相連接，可控分頻單元的信號輸入端與CPLD控制器內(nèi)部工作時鐘信號端相連接；可控分頻單元的分頻系數(shù)控制端與串并轉(zhuǎn)換單元的輸出端相連接，串并轉(zhuǎn)換單元的輸入端與所述從設(shè)備數(shù)據(jù)輸入線SDI相連接；可控計數(shù)器單元的計數(shù)輸出端與并串轉(zhuǎn)換單元的輸入端相連接，并串轉(zhuǎn)換單元的輸出端與從設(shè)備數(shù)據(jù)輸出線SDO相連接。
[0027]具體的可控計數(shù)單元和可控分頻單元可以利用原理圖設(shè)計方式調(diào)用計數(shù)器模塊和分頻器模塊來實現(xiàn)。
[0028]而并串轉(zhuǎn)換單元具體的可以調(diào)用8個帶有置位端的寄存器(調(diào)用8個寄存器是以并行輸入端數(shù)據(jù)寬度為I個字節(jié)為例)，將此8個帶有置位端的寄存器首尾串聯(lián)，也即是第一個帶有置位端的寄存器的數(shù)據(jù)輸出Q端與第二個帶有置位端的寄存器的數(shù)據(jù)輸入D端相連接，第二個帶有置位端的寄存器的數(shù)據(jù)輸出Q端與第三個帶有置位端的寄存器的數(shù)據(jù)輸入D端相連接，直至第七個帶有置位端的寄存器的數(shù)據(jù)輸出Q端與第八個帶有置位端的寄存器的數(shù)據(jù)輸入D端相連接；第八個帶有置位端的寄存器的數(shù)據(jù)輸出Q端即是并串轉(zhuǎn)換單元的輸出端，而八個帶有置位端的寄存器的置位端即是并串轉(zhuǎn)換單元的輸入端，八個帶有置位端的寄存器的時鐘端連接在一起(以上設(shè)計是采用CPLD設(shè)計中的原理圖設(shè)計方式實現(xiàn)的)。
[0029]類似而顯見的，串并轉(zhuǎn)換單元只是把并串轉(zhuǎn)換單元的輸入端作為輸出端，輸出端作為輸入端即可。
[0030]本實用新型的工作原理是:
[0031]首先介紹單片機如何實現(xiàn)與CPLD之間的通信控制，然后闡述二者如何配合發(fā)揮各自優(yōu)勢實現(xiàn)測量。
[0032]單片機與CPLD之間的通信控制:
[0033]單片機產(chǎn)生SPI工作時序?qū)崿F(xiàn)單片機與CPLD控制器之間的SPI通信接口，這種通信方式至少具有根4線(只需要單向通信時3根線也可實現(xiàn))，具體的分別是:1、從設(shè)備數(shù)據(jù)輸入線SDI，也是主設(shè)備數(shù)據(jù)輸出線；2、從設(shè)備數(shù)據(jù)輸出線SDO，也是主設(shè)備數(shù)據(jù)輸入線；3、時鐘信號線SCLK，時鐘信號由主設(shè)備產(chǎn)生，4、從設(shè)備使能信號線CS。
[0034]主設(shè)備和從設(shè)備之間進行同步串行數(shù)據(jù)傳輸，在主設(shè)備的移位脈沖下，數(shù)據(jù)按位傳輸，高位在前，地位在后，為全雙工通信，簡單高效。
[0035]在本實用新型中單片機為主設(shè)備，CPLD為從設(shè)備，CPLD在接收到單片機的數(shù)據(jù)后可以首先暫存，然后用于CPLD內(nèi)部數(shù)字邏輯單元的控制或者數(shù)據(jù)輸入。一方面，EPM7032S芯片有36個I/O 口，除去用于和單片機通信的4個端口，還有32個端口可以使用，這足可滿足大部分對于端口擴展設(shè)計的需求；
[0036]另一方面CPLD為大規(guī)模可編程數(shù)字集成電路，內(nèi)部具有大量數(shù)字邏輯單元，通過硬件描述語言或者原理圖調(diào)用設(shè)計均可實現(xiàn)復(fù)雜穩(wěn)定的數(shù)字邏輯，從而為整個系統(tǒng)提供高速、穩(wěn)定的硬件基礎(chǔ)。
[0037]此外，關(guān)于工作時鐘可采用如下方案解決:利用外部時鐘電路為CPLD控制器提供工作時鐘，CPLD控制器內(nèi)部工作時鐘信號經(jīng)過CPLD內(nèi)部分頻模塊分頻后提供給單片機作為工作時鐘使用，這樣就可以進一步簡化電路設(shè)計。
[0038]具體測量的實現(xiàn):
[0039]測量的基本原理是:測周期法需要有標(biāo)準(zhǔn)信號的頻率fs，在待測信號的一個周期Tx內(nèi)，記錄標(biāo)準(zhǔn)信號的周期數(shù)Ns，則被測信號的頻率為:fx = fs/Ns。
[0040]本實用新型中單片機作為主設(shè)備可以通過從設(shè)備數(shù)據(jù)輸入線SDI向CPLD控制器的內(nèi)部可控分頻單元的分頻系數(shù)控制端發(fā)送分頻系數(shù)控制信號(當(dāng)然是在CPLD控制器內(nèi)部串并轉(zhuǎn)換單元轉(zhuǎn)換后)，CPLD內(nèi)部可控分頻單元以CPLD控制器內(nèi)部工作時鐘信號為分頻對象得到合適頻率的標(biāo)準(zhǔn)信號(該標(biāo)準(zhǔn)信號頻率可根據(jù)被測信號頻率設(shè)定，單片機可根據(jù)初步測得的被測信號頻率對標(biāo)準(zhǔn)信號頻率進行調(diào)整，盡量使得一個被測信號周期內(nèi)包含的標(biāo)準(zhǔn)信號周期數(shù)不要太多)，該標(biāo)準(zhǔn)信號作為可控計數(shù)器單元的計數(shù)時鐘信號，而被測信號則作為可控計數(shù)器單元的計數(shù)使能端信號，那么顯然的，若標(biāo)準(zhǔn)信號的頻率fs，在被測信號的一個周期Tx內(nèi)，可控計數(shù)單元記錄標(biāo)準(zhǔn)信號的周期數(shù)Ns，則被測信號的頻率為:fx=fs/Ns，事實上將被測信號作為可控計數(shù)器單元的計數(shù)使能端信號，該使能端口高電平有效，那么可控計數(shù)單元只會在被測信號的高電平內(nèi)進行計數(shù)，因此實際被測信號的頻率是可控計數(shù)單元在被測信號的高電平內(nèi)進行計數(shù)得到計數(shù)值的兩倍，當(dāng)然這些折算工作都可由單片機來完成。
[0041]具體的可控計數(shù)器單元的計數(shù)輸出端輸出可控計數(shù)單元在被測信號的高電平內(nèi)進行計數(shù)得到計數(shù)值，被并串轉(zhuǎn)換電路轉(zhuǎn)換為串行信號，通過從設(shè)備數(shù)據(jù)輸出線SDO發(fā)送至單片機這一主設(shè)備，單片機對數(shù)據(jù)進行轉(zhuǎn)換處理(主要是前述原理進行頻率計算和顯示譯碼)即可用于顯示，因此純CPLD頻率計中的測頻控制模塊和數(shù)據(jù)轉(zhuǎn)換模塊便由單片機這一強大的智能控制芯片代替，系統(tǒng)的設(shè)計難度降低，測量精度卻沒有受到影響。
[0042]最后說明的是，以上實施例僅用以說明本實用新型的技術(shù)方案而非限制，盡管參照較佳實施例對本實用新型進行了詳細說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本實用新型的技術(shù)方案進行修改或者等同替換，而不脫離本實用新型技術(shù)方案的宗旨和范圍，其均應(yīng)涵蓋在本實用新型的權(quán)利要求范圍當(dāng)中。
【主權(quán)項】
1.一種基于周期測量法的CPLD頻率計，其特征在于:包括單片機和CPLD控制器，所述單片機通過SPI串行通信接口與CPLD控制器實現(xiàn)電連接:單片機的第一輸入輸出口與CPLD控制器的第一輸入輸出口相連接，連接線記為從設(shè)備數(shù)據(jù)輸入線SDI ;單片機的第二輸入輸出口與CPLD控制器的第二輸入輸出口相連接，連接線記為從設(shè)備數(shù)據(jù)輸出線SDO ；單片機的第三輸入輸出口與CPLD控制器的第三輸入輸出口相連接，連接線記為時鐘信號線SCLK ;單片機的第四輸入輸出口與CPLD控制器的第四輸入輸出口相連接，連接線記為從設(shè)備使能信號線CS ; 所述CPLD控制器包括可控計數(shù)器單元，可控分頻單元，并串轉(zhuǎn)換單元和串并轉(zhuǎn)換單元; 所述可控計數(shù)器單元的計數(shù)使能端為被測信號輸入端； 所述可控計數(shù)器單元的計數(shù)時鐘端與可控分頻單元的信號輸出端相連接，可控分頻單元的信號輸入端與CPLD控制器內(nèi)部工作時鐘信號端相連接；可控分頻單元的分頻系數(shù)控制端與串并轉(zhuǎn)換單元的輸出端相連接，串并轉(zhuǎn)換單元的輸入端與所述從設(shè)備數(shù)據(jù)輸入線SDI相連接；所述可控計數(shù)器單元的計數(shù)輸出端與并串轉(zhuǎn)換單元的輸入端相連接，并串轉(zhuǎn)換單元的輸出端與從設(shè)備數(shù)據(jù)輸出線SDO相連接。2.根據(jù)權(quán)利要求1所述的一種基于周期測量法的CPLD頻率計，其特征在于，所述CPLD控制器為EPM7032S芯片。
【專利摘要】本實用新型公開了一種基于周期測量法的CPLD頻率計，包括單片機和CPLD控制器，單片機通過SPI串行通信接口與CPLD控制器實現(xiàn)電連接；可控計數(shù)器單元的計數(shù)使能端為被測信號輸入端，可控計數(shù)器單元的計數(shù)時鐘端與可控分頻單元的信號輸出端相連接，可控分頻單元的信號輸入端與CPLD控制器內(nèi)部工作時鐘信號端相連接，可控分頻單元的分頻系數(shù)控制端與串并轉(zhuǎn)換單元的輸出端相連接，串并轉(zhuǎn)換單元的輸入端與所述從設(shè)備數(shù)據(jù)輸入線SDI相連接，可控計數(shù)器單元的計數(shù)輸出端與并串轉(zhuǎn)換單元的輸入端相連接，并串轉(zhuǎn)換單元的輸出端與從設(shè)備數(shù)據(jù)輸出線SDO相連接。本實用新型具有系統(tǒng)工作穩(wěn)定性強，測量精度高，并且設(shè)計難度小，調(diào)試容易的優(yōu)點。
【IPC分類】G01R23/02
【公開號】CN204649839
【申請?zhí)枴緾N201520305659
【發(fā)明人】鄭 和, 梁衛(wèi)華, 況君, 林穩(wěn)章
【申請人】重慶電訊職業(yè)學(xué)院
【公開日】2015年9月16日
【申請日】2015年5月6日