一種s波段雷達(dá)系統(tǒng)頻率源的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于雷達(dá)系統(tǒng)領(lǐng)域，特別涉及一種S波段雷達(dá)系統(tǒng)的頻率源。
【背景技術(shù)】
[0002]S波段雷達(dá)系統(tǒng)對頻率源的精度、分辨率、頻譜純度、相位噪聲以及跳頻轉(zhuǎn)換時(shí)間、體積等的性能要求較高。這就要求選用合理的頻率合成方式，現(xiàn)行主要頻率合成方式有:直接模擬合成技術(shù)、直接數(shù)字合成技術(shù)和間接頻率合成技術(shù)。
[0003]直接模擬合成技術(shù)是早期使用的一種較為廣泛的技術(shù)。該技術(shù)的優(yōu)點(diǎn)是具有極低的相位噪聲和極小的頻率轉(zhuǎn)換時(shí)間，但缺點(diǎn)是實(shí)現(xiàn)設(shè)備體積大、功耗大且易產(chǎn)生過多的雜散分量，頻譜純度不高，難以抑制硬件的非線性影響。
[0004]直接數(shù)字合成技術(shù)代表了頻率合成技術(shù)的方向，是微波頻率源數(shù)字化的關(guān)鍵。該技術(shù)的優(yōu)點(diǎn)是相位連續(xù)的快速頻率切換，極高的頻率分辨率，可產(chǎn)生調(diào)頻、調(diào)幅等波形和小體積、低成本等，但其有限的工作頻率、較高的相噪及雜散限制了它的使用范圍。
[0005]間接頻率合成即利用鎖相環(huán)PLL構(gòu)成的頻率合成器，是現(xiàn)階段一種應(yīng)用較為廣泛的技術(shù)。間接頻率合成技術(shù)的優(yōu)點(diǎn):具有極寬的頻率范圍，良好的寄生抑制性能，輸出頻譜純度很高，而且輸出頻率易于控制，體積小、成本低等。但缺點(diǎn)是頻率轉(zhuǎn)換時(shí)間較長，頻率分辨率有限。
[0006]以上的頻率源合成方式均不能完全滿足S波段雷達(dá)系統(tǒng)的使用要求。
【實(shí)用新型內(nèi)容】
[0007]本實(shí)用新型目的是為解決現(xiàn)有頻率合成技術(shù)不適宜在雷達(dá)系統(tǒng)中使用的問題，提供了一種S波段雷達(dá)系統(tǒng)頻率源。
[0008]本實(shí)用新型的技術(shù)方案如下:
[0009]—種S波段雷達(dá)系統(tǒng)頻率源，包括DDS及接口控制模塊、頻綜模塊；
[0010]所述DDS及接口控制模塊包括FPGA核心控制模塊、接口控制電路、DDS電路、時(shí)鐘控制電路、RS422接口電路，用于波形產(chǎn)生與接口控制；
[0011]所述FPGA核心控制模塊分別與所述接口控制電路、DDS電路、時(shí)鐘控制電路、RS422接口電路相連接，用于RS422通信的UART控制、TTL單端輸入信號(hào)的信號(hào)采集、TTL單端輸出信號(hào)的狀態(tài)控制、輸入基準(zhǔn)時(shí)鐘FPGA_CLK的控制，以及通過DDS控制器控制DDS芯片產(chǎn)生波形，輸出線性調(diào)頻信號(hào)；
[0012]所述接口控制電路包括TTL單端輸入接口、TTL單端輸出接口、信號(hào)采集模塊、AGC/跳頻控制器，所述TTL單端輸入接口接收16路TTL單端輸入信號(hào)，通過所述信號(hào)采集模塊送入FPGA核心控制模塊，完成TTL單端輸入信號(hào)的采集;FPGA核心控制模塊通過所述AGC/跳頻控制器令所述TTL單端輸出接口輸出16路TTL單端輸出信號(hào)，完成TTL單端輸出信號(hào)的控制；
[0013]所述DDS電路包括DDS芯片、DDS控制器，所述DDS控制器接收FPGA核心控制模塊的控制信號(hào)，控制所述DDS芯片實(shí)現(xiàn)波形的產(chǎn)生，輸出180MHz帶寬最大IlMHz的線性調(diào)頻信號(hào)；
[0014]所述時(shí)鐘控制電路包括時(shí)鐘控制器，所述時(shí)鐘控制器接收1 O MHz的基準(zhǔn)時(shí)鐘FPGA_CLK信號(hào)，送入FPGA核心控制模塊，完成輸入基準(zhǔn)時(shí)鐘FPGA_CLK的控制；
[0015]所述RS422接口電路包括RS422接口、URAT控制器，所述RS422接口包括2路RS485-4W/RS422信號(hào)，通過所述URAT控制器連接到FPGA核心控制模塊，完成RS422通信的UART控制，實(shí)現(xiàn)DDS及接口控制模塊與外部的數(shù)據(jù)通信；
[0016]所述頻綜模塊包括基準(zhǔn)源電路、上變頻鏈路、控制電路；
[0017]所述基準(zhǔn)源電路采用直接合成技術(shù)通過倍頻器產(chǎn)生1000MHz的DDS時(shí)鐘信號(hào)；
[0018]所述上變頻鏈路采用超外差混頻技術(shù)和間接頻率合成技術(shù)，使所述DDS及接口控制模塊產(chǎn)生的180MHz基帶信號(hào)與PLL產(chǎn)生的3180MHz 土 80MHz的本振信號(hào)經(jīng)混頻、濾波、調(diào)制、放大后輸出3000MHz ± 80MHz的發(fā)射激勵(lì)信號(hào)；
[0019]所述控制電路接收外部電源經(jīng)DC-DC轉(zhuǎn)換后輸送給各電路，同時(shí)通過接口傳輸TTL信號(hào)進(jìn)行PLL跳頻以及開關(guān)的控制。
[0020]本實(shí)用新型的有益技術(shù)效果是:
[0021]本實(shí)用新型引入了DDS、PLL、直接合成相結(jié)合的捷變頻率技術(shù)，使得傳統(tǒng)的頻率源擁有了極寬的頻率范圍，良好的寄生抑制性能，較高的輸出頻譜純度，極高的頻率分辨率，可產(chǎn)生調(diào)頻、調(diào)幅等波形而且輸出頻率易于控制，體積小、成本低、功耗小等優(yōu)點(diǎn)。
[0022]同時(shí)系統(tǒng)采用了模塊化技術(shù)、信號(hào)自檢測技術(shù)，提高了系統(tǒng)可靠性和電磁屏蔽能力、減小了系統(tǒng)體積、降低了維修難度。
【附圖說明】
[0023]圖1是本實(shí)用新型的DDS及接口控制模塊原理框圖。
[0024]圖2是本實(shí)用新型的頻綜模塊原理框圖。
【具體實(shí)施方式】
[0025]下面結(jié)合附圖對本實(shí)用新型的【具體實(shí)施方式】做進(jìn)一步說明。
[0026]本實(shí)用新型所述的S波段雷達(dá)系統(tǒng)頻率源包括DDS及接口控制模塊、頻綜模塊。
[0027]DDS及接口控制模塊主要完成接口控制和波形產(chǎn)生功能，其原理框圖如圖1所示。DDS及接口控制模塊包括FPGA核心控制模塊、DDS控制器、DDS芯片、時(shí)鐘控制器、URAT控制器、信號(hào)采集模塊、AGC/跳頻控制器、RS422接口、TTL單端輸入接口、TTL單端輸出接口。
[0028]其中信號(hào)采集模塊、AGC/跳頻控制器、TTL單端輸入接口、TTL單端輸出接口組成接口控制電路。接口控制電路主要實(shí)現(xiàn)對TTL單端輸入信號(hào)以及TTL單端輸出信號(hào)的控制。
[0029]DDS控制器、DDS芯片(AD9910)組成DDS電路。DDS電路主要實(shí)現(xiàn)脈沖波形的產(chǎn)生。
[0030]時(shí)鐘控制器組成時(shí)鐘控制電路。時(shí)鐘控制電路主要實(shí)現(xiàn)對輸入基準(zhǔn)時(shí)鐘FPGA_CLK的控制
[0031]URAT控制器、RS422接口組成RS422接口電路。RS422接口電路主要實(shí)現(xiàn)DDS及接口控制模塊與外部的數(shù)據(jù)通信。
[0032]FPGA核心控制模塊實(shí)現(xiàn)RS422通信的UART控制、TTL單端輸入信號(hào)的信號(hào)采集、TTL單端輸出信號(hào)的狀態(tài)控制、輸入基準(zhǔn)時(shí)鐘FPGA_CLK的控制，以及通過DDS控制器控制DDS芯片實(shí)現(xiàn)波形的產(chǎn)生，輸出180MHz帶寬最大I IMHz的線性調(diào)頻信號(hào)。
[0033]DDS及接口控制模塊滿足雷達(dá)系統(tǒng)所要求高頻率分辨率，可產(chǎn)生調(diào)頻、調(diào)幅等波形且輸出頻率易于控制，體積小、成本低、功耗小、重量輕等要求。
[0034]頻綜模塊原理框圖如圖2所示。頻綜模塊包括基準(zhǔn)源電路、上變頻鏈路、控制電路三部分。
[0035]基準(zhǔn)源電路采用直接合成技術(shù)通過倍頻器產(chǎn)生1000MHz的DDS時(shí)鐘信號(hào)。
[0036]上變頻鏈路采用超外差混頻技術(shù)和間接頻率合成技術(shù)。DDS及接口控制模塊的180MHz基帶信號(hào)，與PLL產(chǎn)生的本振信號(hào)3180MHz 土 80MHz經(jīng)混頻、濾波、調(diào)制、放大后輸出3000MHz 土 80MHz的發(fā)射激勵(lì)信號(hào)Ft。
[0037]控制電路接收外部電源經(jīng)DC-DC轉(zhuǎn)換后輸送給各電路，同時(shí)通過接口傳輸TTL信號(hào)進(jìn)行PLL跳頻以及開關(guān)的控制。
[0038]以上所述的僅是本實(shí)用新型的優(yōu)選實(shí)施方式，本實(shí)用新型不限于以上實(shí)施例?？梢岳斫?，本領(lǐng)域技術(shù)人員在不脫離本實(shí)用新型的精神和構(gòu)思的前提下直接導(dǎo)出或聯(lián)想到的其他改進(jìn)和變化，均應(yīng)認(rèn)為包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種S波段雷達(dá)系統(tǒng)頻率源，其特征在于:包括DDS及接口控制模塊、頻綜模塊； 所述DDS及接口控制模塊包括FPGA核心控制模塊、接口控制電路、DDS電路、時(shí)鐘控制電路、RS422接口電路，用于波形產(chǎn)生與接口控制； 所述FPGA核心控制模塊分別與所述接口控制電路、DDS電路、時(shí)鐘控制電路、RS422接口電路相連接，用于RS422通信的UART控制、TTL單端輸入信號(hào)的信號(hào)采集、TTL單端輸出信號(hào)的狀態(tài)控制、輸入基準(zhǔn)時(shí)鐘FPGA_CLK的控制，以及通過DDS控制器控制DDS芯片產(chǎn)生波形，輸出線性調(diào)頻信號(hào)； 所述接口控制電路包括TTL單端輸入接口、TTL單端輸出接口、信號(hào)采集模塊、AGC/跳頻控制器，所述TTL單端輸入接口接收16路TTL單端輸入信號(hào)，通過所述信號(hào)采集模塊送入FPGA核心控制模塊，完成TTL單端輸入信號(hào)的采集;FPGA核心控制模塊通過所述AGC/跳頻控制器令所述TTL單端輸出接口輸出16路TTL單端輸出信號(hào)，完成TTL單端輸出信號(hào)的控制；所述DDS電路包括DDS芯片、DD S控制器，所述DD S控制器接收FPGA核心控制模塊的控制信號(hào)，控制所述DDS芯片實(shí)現(xiàn)波形的產(chǎn)生，輸出180MHz帶寬最大IlMHz的線性調(diào)頻信號(hào)；所述時(shí)鐘控制電路包括時(shí)鐘控制器，所述時(shí)鐘控制器接收10MHz的基準(zhǔn)時(shí)鐘FPGA_CLK信號(hào)，送入FPGA核心控制模塊，完成輸入基準(zhǔn)時(shí)鐘FPGA_CLK的控制； 所述RS422接口電路包括RS422接口、URAT控制器，所述RS422接口包括2路RS485-4W/RS422信號(hào)，通過所述URAT控制器連接到FPGA核心控制模塊，完成RS422通信的UART控制，實(shí)現(xiàn)DDS及接口控制模塊與外部的數(shù)據(jù)通信； 所述頻綜模塊包括基準(zhǔn)源電路、上變頻鏈路、控制電路； 所述基準(zhǔn)源電路采用直接合成技術(shù)通過倍頻器產(chǎn)生1000MHz的DDS時(shí)鐘信號(hào)； 所述上變頻鏈路采用超外差混頻技術(shù)和間接頻率合成技術(shù)，使所述DDS及接口控制模塊產(chǎn)生的180MHz基帶信號(hào)與PLL產(chǎn)生的3180MHz 土 80MHz的本振信號(hào)經(jīng)混頻、濾波、調(diào)制、放大后輸出3000MHz ± 80MHz的發(fā)射激勵(lì)信號(hào)； 所述控制電路接收外部電源經(jīng)DC-DC轉(zhuǎn)換后輸送給各電路，同時(shí)通過接口傳輸TTL信號(hào)進(jìn)行PLL跳頻以及開關(guān)的控制。
【專利摘要】本實(shí)用新型公開了一種S波段雷達(dá)系統(tǒng)頻率源，包括DDS及接口控制模塊、頻綜模塊。DDS及接口控制模塊包括FPGA核心控制模塊、接口控制電路、DDS電路、時(shí)鐘控制電路、RS422接口電路；接口控制電路實(shí)現(xiàn)TTL單端輸入/輸出信號(hào)的控制；DDS電路實(shí)現(xiàn)脈沖波形產(chǎn)生；時(shí)鐘控制電路實(shí)現(xiàn)輸入基準(zhǔn)時(shí)鐘的控制；RS422接口電路實(shí)現(xiàn)與外部的數(shù)據(jù)通信。頻綜模塊包括基準(zhǔn)源電路、上變頻鏈路、控制電路；基準(zhǔn)源電路產(chǎn)生DDS時(shí)鐘信號(hào)；上變頻鏈路輸出發(fā)射激勵(lì)信號(hào)；控制電路接收外部電源經(jīng)DC-DC轉(zhuǎn)換后輸送給各電路。本實(shí)用新型具有極寬的頻率范圍，良好的寄生抑制性能，較高的輸出頻譜純度，極高的頻率分辨率，可產(chǎn)生調(diào)頻、調(diào)幅等波形而且輸出頻率易于控制。
【IPC分類】G01S7/02
【公開號(hào)】CN205176262
【申請?zhí)枴緾N201520942485
【發(fā)明人】陸田心, 朱金中, 郭偉, 王德奇
【申請人】無錫市雷華科技有限公司
【公開日】2016年4月20日
【申請日】2015年11月23日