多模gnss接收機(jī)的基帶芯片及多模gnss接收機(jī)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于衛(wèi)星信號(hào)接收設(shè)備技術(shù)領(lǐng)域，具體地說(shuō)，是涉及一種用于多模GNSS接收機(jī)的基帶芯片以及基于所述基帶芯片設(shè)計(jì)的多模GNSS接收機(jī)。
【背景技術(shù)】
[0002]隨著GPS/GL0NASS/北斗等衛(wèi)星定位系統(tǒng)技術(shù)的成熟發(fā)展，衛(wèi)星導(dǎo)航應(yīng)用已經(jīng)遍及陸地、海洋、航空和航天等各類(lèi)軍事和民用領(lǐng)域，并已初步形成一個(gè)跨學(xué)科、跨行業(yè)的國(guó)際性綜合高新技術(shù)產(chǎn)業(yè)。為避免國(guó)外廠(chǎng)商對(duì)于核心技術(shù)的壟斷，國(guó)內(nèi)已經(jīng)自主開(kāi)發(fā)了多項(xiàng)核心技術(shù)，主要包括基帶信號(hào)處理技術(shù)、EDA(EDA:Electronic Design Automat1n，電子設(shè)計(jì)自動(dòng)化)設(shè)計(jì)技術(shù)、芯片設(shè)計(jì)技術(shù)等。其中，基帶信號(hào)處理技術(shù)和芯片設(shè)計(jì)技術(shù)是未來(lái)接收機(jī)技術(shù)發(fā)展的核心。
[0003]根據(jù)接收機(jī)的信號(hào)處理流程，目前國(guó)內(nèi)針對(duì)GPS/GL0NASS/北斗多模GNSS(GNSS:Global Navigat1n Satellite System，全球?qū)Ш叫l(wèi)星系統(tǒng))接收機(jī)的基帶提出的主流設(shè)計(jì)方法是采用國(guó)外通用FPGA芯片完成接收機(jī)信號(hào)的處理，其成本超過(guò)接收機(jī)整體軟硬件成本的三分之一。
[0004]基于FPGA芯片實(shí)現(xiàn)基帶信號(hào)處理的最大優(yōu)點(diǎn)是數(shù)據(jù)處理設(shè)計(jì)代碼修改靈活，其主要缺點(diǎn)是尺寸大、功耗大、成本高。為實(shí)現(xiàn)接收機(jī)信號(hào)處理，所選用的FPGA芯片必須達(dá)到中等規(guī)模以上，在針對(duì)技術(shù)研發(fā)和數(shù)量較少的應(yīng)用場(chǎng)合，采用FPGA具有優(yōu)勢(shì)，但對(duì)于產(chǎn)業(yè)化和小型化、低功耗的應(yīng)用需求，則不能采用FPGA進(jìn)行衛(wèi)星導(dǎo)航接收機(jī)的設(shè)計(jì)。

【發(fā)明內(nèi)容】

[0005]本實(shí)用新型的目的在于提供一種用于多模GNSS接收機(jī)的基帶芯片，為實(shí)現(xiàn)多模GNSS接收機(jī)的小型化、低功耗、低成本設(shè)計(jì)提供硬件上的支持。
[0006]為解決上述技術(shù)問(wèn)題，本實(shí)用新型采用以下技術(shù)方案予以實(shí)現(xiàn):
[0007]—種多模GNSS接收機(jī)的基帶芯片，包括多路衛(wèi)星信號(hào)解調(diào)模塊、存儲(chǔ)器、地址和數(shù)據(jù)總線(xiàn)控制邏輯電路、中斷和片選控制邏輯電路、異步串行接口電路、SPI主控制器以及系統(tǒng)時(shí)鐘鎖相環(huán)電路;所述多路衛(wèi)星信號(hào)解調(diào)模塊用于對(duì)不同頻點(diǎn)的導(dǎo)航衛(wèi)星信號(hào)進(jìn)行解調(diào)，以生成導(dǎo)航電文和觀(guān)測(cè)數(shù)據(jù);所述存儲(chǔ)器連接所述的衛(wèi)星信號(hào)解調(diào)模塊，存儲(chǔ)所述的導(dǎo)航電文和觀(guān)測(cè)數(shù)據(jù);所述地址和數(shù)據(jù)總線(xiàn)控制邏輯電路連接所述的存儲(chǔ)器，以并行的方式傳輸所述的導(dǎo)航電文和觀(guān)測(cè)數(shù)據(jù);所述中斷和片選控制邏輯電路連接所述的衛(wèi)星信號(hào)解調(diào)模塊，接收片選信號(hào)并傳輸至所述的衛(wèi)星信號(hào)解調(diào)模塊，以選擇其中一路衛(wèi)星信號(hào)解調(diào)模塊運(yùn)行，并在所述衛(wèi)星信號(hào)解調(diào)模塊生成導(dǎo)航電文和觀(guān)測(cè)數(shù)據(jù)后，生成中斷信號(hào)輸出;所述異步串行接口電路以串行的方式輸出定位導(dǎo)航數(shù)據(jù);所述SPI主控制器傳輸用于配置前端射頻模塊的工作參數(shù)的數(shù)據(jù);所述系統(tǒng)時(shí)鐘鎖相環(huán)電路產(chǎn)生高速時(shí)鐘信號(hào)，輸出至所述的衛(wèi)星信號(hào)解調(diào)模塊、地址和數(shù)據(jù)總線(xiàn)控制邏輯電路、中斷和片選控制邏輯電路、異步串行接口電路以及SPI主控制器。
[0008]優(yōu)選的，所述衛(wèi)星信號(hào)解調(diào)模塊設(shè)置有4路，分別對(duì)GPS衛(wèi)星信號(hào)、GL0NASS衛(wèi)星信號(hào)、BD2-B1北斗衛(wèi)星信號(hào)和BD2-S北斗衛(wèi)星信號(hào)進(jìn)行解調(diào)。
[0009]優(yōu)選的，所述異步串行接口電路設(shè)置有4路，其中一路用于以串行的方式輸出導(dǎo)航電文和觀(guān)測(cè)數(shù)據(jù)，另外三路用于接收外部指令或者與外部的用戶(hù)設(shè)備交互數(shù)據(jù)。
[0010]為了對(duì)所述基帶芯片中的各個(gè)功能模塊的工作狀態(tài)是否正常進(jìn)行測(cè)試，在所述基帶芯片中還設(shè)置有測(cè)試模塊，連接所述的衛(wèi)星信號(hào)解調(diào)模塊、地址和數(shù)據(jù)總線(xiàn)控制邏輯電路、中斷和片選控制邏輯電路、異步串行接口電路和SPI主控制器，對(duì)各功能模塊中的邏輯電路的工作狀態(tài)進(jìn)行檢測(cè)。
[0011]基于上述多模GNSS接收機(jī)的基帶芯片，本實(shí)用新型還提出了一種多模GNSS接收機(jī)，包括射頻前端模塊、處理器和基帶芯片;在所述基帶芯片中設(shè)置有多路衛(wèi)星信號(hào)解調(diào)模塊、存儲(chǔ)器、地址和數(shù)據(jù)總線(xiàn)控制邏輯電路、中斷和片選控制邏輯電路、異步串行接口電路、SPI主控制器以及系統(tǒng)時(shí)鐘鎖相環(huán)電路;所述多路衛(wèi)星信號(hào)解調(diào)模塊用于對(duì)不同頻點(diǎn)的導(dǎo)航衛(wèi)星信號(hào)進(jìn)行解調(diào)，以生成導(dǎo)航電文和觀(guān)測(cè)數(shù)據(jù);所述存儲(chǔ)器連接所述的衛(wèi)星信號(hào)解調(diào)模塊，存儲(chǔ)所述的導(dǎo)航電文和觀(guān)測(cè)數(shù)據(jù);所述地址和數(shù)據(jù)總線(xiàn)控制邏輯電路連接所述的存儲(chǔ)器，以并行的方式傳輸所述的導(dǎo)航電文和觀(guān)測(cè)數(shù)據(jù);所述中斷和片選控制邏輯電路連接所述的衛(wèi)星信號(hào)解調(diào)模塊，接收片選信號(hào)并傳輸至所述的衛(wèi)星信號(hào)解調(diào)模塊，以選擇其中一路衛(wèi)星信號(hào)解調(diào)模塊運(yùn)行，并在所述衛(wèi)星信號(hào)解調(diào)模塊生成導(dǎo)航電文和觀(guān)測(cè)數(shù)據(jù)后，生成中斷信號(hào)輸出；所述異步串行接口電路以串行的方式輸出定位導(dǎo)航數(shù)據(jù);所述SPI主控制器傳輸用于配置前端射頻模塊的工作參數(shù)的數(shù)據(jù);所述系統(tǒng)時(shí)鐘鎖相環(huán)電路產(chǎn)生高速時(shí)鐘信號(hào)，輸出至所述的衛(wèi)星信號(hào)解調(diào)模塊、地址和數(shù)據(jù)總線(xiàn)控制邏輯電路、中斷和片選控制邏輯電路、異步串行接口電路以及SPI主控制器;所述射頻前端模塊接收導(dǎo)航衛(wèi)星信號(hào)，并轉(zhuǎn)換成中頻數(shù)字信號(hào)輸出至基帶芯片中的衛(wèi)星信號(hào)解調(diào)模塊進(jìn)行解調(diào);通過(guò)所述衛(wèi)星信號(hào)解調(diào)模塊生成的導(dǎo)航電文和觀(guān)測(cè)數(shù)據(jù)經(jīng)由基帶芯片中的地址和數(shù)據(jù)總線(xiàn)控制邏輯電路傳輸至所述的處理器，以生成定位導(dǎo)航數(shù)據(jù)，經(jīng)由所述基帶芯片中的異步串行接口電路輸出；所述處理器輸出配置數(shù)據(jù)，經(jīng)由基帶芯片中的SPI主控制器傳輸至所述前端射頻模塊，對(duì)所述前端射頻模塊的工作參數(shù)進(jìn)行配置;所述處理器輸出片選信號(hào)至所述基帶芯片中的中斷和片選控制邏輯電路，并接收所述中斷和片選控制邏輯電路輸出的中斷信號(hào)。
[0012]進(jìn)一步的，所述處理器輸出讀使能信號(hào)和寫(xiě)使能信號(hào)至所述基帶芯片中的存儲(chǔ)器和地址和數(shù)據(jù)總線(xiàn)控制邏輯電路，對(duì)所述存儲(chǔ)器進(jìn)行讀、寫(xiě)使能控制。
[0013]又進(jìn)一步的，所述基帶芯片中的系統(tǒng)時(shí)鐘鎖相環(huán)電路接收射頻前端模塊輸出的時(shí)鐘信號(hào)，以產(chǎn)生所述的高速時(shí)鐘信號(hào)，用于基帶芯片中各功能模塊的邏輯電路運(yùn)行。
[0014]優(yōu)選的，在所述射頻前端模塊中設(shè)置有依次連接的天線(xiàn)、低噪聲放大器、射頻電路及A/D轉(zhuǎn)換器;所述A/D轉(zhuǎn)換器連接所述基帶芯片中的衛(wèi)星信號(hào)解調(diào)模塊，傳輸所述的中頻數(shù)字信號(hào);所述射頻電路連接所述基帶芯片中的SPI主控制器，接收所述的配置數(shù)據(jù)。
[0015]優(yōu)選的，在所述多模GNSS接收機(jī)中還可以設(shè)置存儲(chǔ)芯片，連接所述的處理器，保存所述處理器生成的數(shù)據(jù)。
[0016]為了實(shí)現(xiàn)人機(jī)交互，在所述多模GNSS接收機(jī)中還設(shè)置有人機(jī)交互設(shè)備，分別連接所述的處理器和所述基帶芯片中的異步串行接口電路，接收外部指令并顯示所述的定位導(dǎo)航數(shù)據(jù)。
[0017]與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)和積極效果是:本實(shí)用新型的基帶芯片尺寸小、功耗低，可以對(duì)GPS-Ll/GL0NASS-Ll/BDl-S/m)2-Bl三個(gè)導(dǎo)航衛(wèi)星系統(tǒng)共4個(gè)頻點(diǎn)的導(dǎo)航衛(wèi)星信號(hào)實(shí)現(xiàn)快速捕獲和解調(diào)處理，為多模GNSS接收機(jī)的小型化、低功耗、低成本設(shè)計(jì)提供了基礎(chǔ)芯片支持。
【附圖說(shuō)明】
[0018]為了更清楚地說(shuō)明本實(shí)用新型實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹。顯而易見(jiàn)地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例而已，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其它的附圖。
[0019]圖1是本實(shí)用新型所提出的基帶芯片的一種實(shí)施例的電路原理框圖；
[0020]圖2是本實(shí)用新型所提出的多模GNSS接收機(jī)的一種實(shí)施例的電路原理框圖。
【具體實(shí)施方式】
[0021]下面結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述。顯然，所描述的實(shí)施例僅僅是本實(shí)用新型中的一部分實(shí)施例，而不是全部的實(shí)施例。基于本實(shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0022]為了使本實(shí)用新型技術(shù)方案的優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型作詳細(xì)地說(shuō)明。
[0023]實(shí)施例一，本實(shí)施例針對(duì)現(xiàn)有基于FPGA實(shí)現(xiàn)的基帶芯片所存在的尺寸大、功耗大、成本高的問(wèn)題，提出了一種基于A(yíng)SIC(ASIC:Applicat1n Specific Integrated Circuit)實(shí)現(xiàn)的基帶芯片(以下稱(chēng)之為基帶ASIC芯片)，應(yīng)用在衛(wèi)星接收系統(tǒng)中可以實(shí)現(xiàn)對(duì)導(dǎo)航衛(wèi)星信號(hào)的快速捕獲、跟蹤和信號(hào)解調(diào)處理。為了使所述的基帶ASIC芯片兼具有接收不同導(dǎo)航衛(wèi)星發(fā)射的不同頻點(diǎn)的衛(wèi)星信號(hào)的能力，本實(shí)施例在所述基帶ASIC芯片中集成設(shè)置有多路衛(wèi)星信號(hào)解調(diào)模塊，以集成設(shè)置4路衛(wèi)星信號(hào)解調(diào)模塊Demodulator 1- Demodulator4為例進(jìn)行說(shuō)明，如圖1所示，以分別對(duì)GPS衛(wèi)星信號(hào)、GL0NASS衛(wèi)星信號(hào)、BD2-B1北斗衛(wèi)星信號(hào)和BD2-S北斗衛(wèi)星信號(hào)這三個(gè)導(dǎo)航衛(wèi)星系統(tǒng)共四個(gè)頻點(diǎn)的導(dǎo)航衛(wèi)星信號(hào)進(jìn)行解調(diào)處理，并生成導(dǎo)航電文和觀(guān)測(cè)數(shù)據(jù)輸出。
[0024]具體來(lái)講，可以配置衛(wèi)星信號(hào)解調(diào)模塊DemodulatorI接收并解調(diào)頻率為1575.42MHz的GPS-Ll衛(wèi)星信號(hào)；配置衛(wèi)星信號(hào)解調(diào)模塊Demodulator〗接收并解調(diào)頻率為1602.5625MHz-1615.5000MHz的GL0NASS-LI衛(wèi)星信號(hào)；配置衛(wèi)星信號(hào)解調(diào)模塊Demodulator3接收并解調(diào)頻率為1561.09810^的802-81衛(wèi)星信號(hào)；配置衛(wèi)星信號(hào)解調(diào)模塊Demodulator4接收并解調(diào)頻率為2491.75MHz的BDl-S衛(wèi)星信號(hào)。
[0025]為了對(duì)通過(guò)所述衛(wèi)星信號(hào)解調(diào)模塊Demodulatorl- Demodulator4解調(diào)輸出的導(dǎo)航電文和觀(guān)測(cè)數(shù)據(jù)進(jìn)行存儲(chǔ)，本實(shí)施例在所述基帶ASIC芯片中還集成設(shè)置有存儲(chǔ)器，優(yōu)選采用高速數(shù)據(jù)內(nèi)存SRAM，通過(guò)地址和數(shù)據(jù)總線(xiàn)控制邏輯電路U2連接所述的衛(wèi)星信號(hào)解調(diào)模塊Demodulator 1- Demodulator4，并在外部處理器輸出的讀使能信號(hào)/WE、寫(xiě)使能信號(hào)/ OE和片選信號(hào)/CE的控制下，完成導(dǎo)航電文和觀(guān)測(cè)數(shù)據(jù)的讀寫(xiě)操作。
[0026]為了對(duì)各路衛(wèi)星信號(hào)解調(diào)模塊Demodulator 1- Demodulator4的工作狀態(tài)進(jìn)行控制，本實(shí)施例在所述基帶ASIC芯片中還集成設(shè)置有中斷和片選控制邏輯電路Ul，連接所述的衛(wèi)星信號(hào)解調(diào)模塊Demodulator 1- Demodulator4，并接收外部處理器發(fā)出的復(fù)位信號(hào)/RST和片選信號(hào)/GCS、/NCS、/CCS、/BCS，以控制各路衛(wèi)星信號(hào)解調(diào)模塊Demodulatorl-DemodulatoM復(fù)位，或者選擇其中一路衛(wèi)星信號(hào)解調(diào)模塊進(jìn)入工作狀態(tài)，接收前端射頻模塊輸出的中頻信號(hào)，并進(jìn)行解調(diào)處理，以生成導(dǎo)航電文和觀(guān)測(cè)數(shù)據(jù)。
[0027]所述中斷和片選控制邏輯電路Ul在其中一路衛(wèi)星信號(hào)解調(diào)模塊解調(diào)生成導(dǎo)航電文和觀(guān)測(cè)數(shù)據(jù)后，生成中斷信號(hào)/IN