專利名稱：基于可編程邏輯器件的短時(shí)間間隔測量器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及基本電子元件，具體地說是一種基于可編程邏輯器件(CPLD)的時(shí)間間隔測量器，可對一定范圍內(nèi)的時(shí)間間隔進(jìn)行高精度的測量。
背景技術(shù)：
目前，在高精度頻率、相位、時(shí)間測量以及許多非頻率量測量的技術(shù)領(lǐng)域內(nèi)，比如激光測距、數(shù)字集成電路動態(tài)參數(shù)的測量和時(shí)間基準(zhǔn)信號的高精度比對等方面，廣泛需要可對一定范圍內(nèi)的時(shí)間間隔進(jìn)行高精度測量的短時(shí)間間隔測量儀器?，F(xiàn)有的測量儀器大致分為兩類，分別是模擬測量儀器和數(shù)字測量儀器。模擬測量儀器所采用的測量方法主要包括直接計(jì)數(shù)法、模擬時(shí)間展寬法、時(shí)間—電壓變換法以及游標(biāo)法。其中，直接計(jì)數(shù)法就是在由待測時(shí)間間隔構(gòu)成的閘門信號中填入脈沖，通過必要的計(jì)數(shù)電路，得到填充脈沖的個數(shù)，從而算出待測的時(shí)間間隔。由圖7可見，由于填充脈沖與時(shí)間間隔構(gòu)成的閘門邊沿的相位關(guān)系具有隨機(jī)性，因此會產(chǎn)生±1個字的計(jì)數(shù)誤差。由于TX＝n0t0-Δt2+Δt1，如果能準(zhǔn)確測量出短時(shí)間間隔Δt1和Δt2，也就能夠準(zhǔn)確測量出時(shí)間間隔TX，從而消除±1個字的計(jì)數(shù)誤差。模擬時(shí)間展寬法先用模擬方法將時(shí)間間隔處理后再進(jìn)行計(jì)數(shù)；時(shí)間—電壓變換法先將時(shí)間間隔通過積分電路轉(zhuǎn)換成為電壓幅度信號，再用模數(shù)轉(zhuǎn)換器對其進(jìn)行轉(zhuǎn)換測量。通常這兩種方法都會與內(nèi)插法相結(jié)合使用，從而可以達(dá)到皮秒級的時(shí)間間隔測量，具有相當(dāng)高的測量精度。而游標(biāo)法則將短時(shí)間間隔的開始和結(jié)束信號分別作為一個振蕩器的兩個激勵信號，產(chǎn)生兩組脈沖序列，利用電容的充放電時(shí)間，通過類似機(jī)械游標(biāo)卡尺原理實(shí)現(xiàn)高精度的測量。而數(shù)字測量儀器則以數(shù)字化延時(shí)線為基礎(chǔ)，直接對時(shí)間進(jìn)行數(shù)字編碼，該過程具有非常短的轉(zhuǎn)換時(shí)間。目前這類測量儀器已經(jīng)生產(chǎn)出全集成化的時(shí)間—數(shù)字量轉(zhuǎn)換器，并被設(shè)計(jì)成專用集成電路(ASIC)芯片，采用以亞微米CMOS工藝制造。
上述短時(shí)間間隔測量器的缺陷是對于模擬測量儀器，若采用內(nèi)插法和游標(biāo)法，測量器在進(jìn)行計(jì)數(shù)測量前需先對時(shí)間間隔進(jìn)行了模擬處理，因而該測量器的線路設(shè)計(jì)復(fù)雜，并且沒有從根本上解決±1個字的誤差；若采用時(shí)間—電壓變換法，測量器則必須具有模擬/數(shù)字(A/D)轉(zhuǎn)換，因此測量速度較慢，且抗干擾能力較弱。對于數(shù)字測量儀器，則很難獲得較高的分辨率，目前最好的分辨率大約僅為100皮秒(ps)，且設(shè)計(jì)過程復(fù)雜，設(shè)計(jì)時(shí)間過長，造價(jià)高，不適于大批量生產(chǎn)。
技術(shù)內(nèi)容本實(shí)用新型的目的在于克服已有技術(shù)的不足，提供一種基于可編程邏輯器件(CPLD)和單片機(jī)的短時(shí)間間隔測量器，采用量化時(shí)延方法，以實(shí)現(xiàn)對一定范圍內(nèi)的時(shí)間間隔進(jìn)行高精度的快速測量。
實(shí)現(xiàn)本實(shí)用新型目的的技術(shù)方案是利用可編程邏輯器件(CPLD)本身的延時(shí)特性，采用特有的“串行延遲、并行計(jì)數(shù)”的計(jì)數(shù)方法，以實(shí)現(xiàn)對短時(shí)間間隔的精確測量。該時(shí)間間隔測量器包括可編程邏輯器件(CPLD)和單片機(jī)，兩者為雙向連接，可編程邏輯器件(CPLD)接收單片機(jī)發(fā)送的控制信號，并在該信號的控制下進(jìn)行數(shù)據(jù)的高速采集與處理，然后將處理后的數(shù)據(jù)通過數(shù)據(jù)端口送入單片機(jī)，由單片機(jī)計(jì)算出待測的時(shí)間間隔值，并對該結(jié)果進(jìn)行存儲及驅(qū)動顯示。該可編程邏輯器件(CPLD)包括鑒相模塊、同步器、計(jì)數(shù)模塊、延時(shí)和鎖存模塊、自校準(zhǔn)模塊。其中，鑒相器將開始信號start和結(jié)束信號stop進(jìn)行處理形成閘門(B)，該閘門前沿和閘門后沿分別送入延時(shí)模塊(C)和延時(shí)模塊(D)，進(jìn)行短時(shí)間的計(jì)數(shù)，產(chǎn)生確定的短時(shí)間信號，再送入鎖存模塊(F)和鎖存模塊(E)進(jìn)行鎖存保留，最后送入單片機(jī)的cpu總線進(jìn)行處理；同步模塊將標(biāo)準(zhǔn)頻率和閘門(B)信號同步，產(chǎn)生一個與閘門(B)信號同步的標(biāo)準(zhǔn)頻率，用來形成填充信號，即閘門(A)信號，再通過計(jì)數(shù)模塊將產(chǎn)生的計(jì)數(shù)值，送入單片機(jī)的cpu總線進(jìn)行處理；自校準(zhǔn)模塊根據(jù)一個標(biāo)頻周期的時(shí)間間隔所對應(yīng)的延時(shí)單元的個數(shù)，實(shí)時(shí)校準(zhǔn)單個延時(shí)單元的延時(shí)時(shí)間，將校準(zhǔn)后的延時(shí)時(shí)間送入單片機(jī)的cpu總線進(jìn)行處理。單片機(jī)對可編程邏輯器件進(jìn)行邏輯和時(shí)序上的控制，從可編程邏輯器件CPLD的數(shù)據(jù)端口讀取計(jì)數(shù)值以及延時(shí)狀態(tài)，得出待測的時(shí)間間隔值。
本實(shí)用新型具有如下有益效果
1.完全數(shù)字化，抗干擾能力強(qiáng)，且測量精度高，在采用10MHz填充脈沖時(shí)能達(dá)到±4.3納秒(ns)的測量分辨率，并徹底消除±1個字的計(jì)數(shù)誤差；2.在測量精度相當(dāng)?shù)那闆r下，結(jié)構(gòu)簡單，響應(yīng)速度快，該時(shí)間間隔測量器僅包括可編程邏輯器件CPLD和單片機(jī)，并將除單片機(jī)之外的所有數(shù)字部分都集成在一片可編程邏輯器件CPLD中，大大縮小了成本和體積；3.開發(fā)方便，容易升級，借助于現(xiàn)有的EDA工具，可以非常方便地對可編程邏輯器件CPLD進(jìn)行電路修改；4.適應(yīng)性強(qiáng)，可編程邏輯器件CPLD具有很強(qiáng)的獨(dú)立性，接口簡單，對外提供一組控制信號線和一組數(shù)據(jù)線，可作為一個模塊使用，并對與之配合工作的單片機(jī)沒有特別要求。


圖1是本實(shí)用新型的連接關(guān)系示意圖圖2是可編程邏輯器件(CPLD)內(nèi)部電路原理框圖圖3是延時(shí)模塊和鎖存模塊的原理框圖圖4是延時(shí)和鎖存信號產(chǎn)生原理圖圖5是自校準(zhǔn)原理示意圖圖6是單片機(jī)的軟件流程圖具體實(shí)施方式
參照圖1，本實(shí)用新型包括可編程邏輯器件(CPLD)和單片機(jī)，兩者之間通過6個接口雙向通信。該可編程邏輯器件CPLD的輸入信號包括標(biāo)準(zhǔn)頻率信號f0、待測時(shí)間間隔的開始信號和待測時(shí)間間隔的結(jié)束信號、可編程邏輯器件CPLD內(nèi)部輸入控制信號ctr、內(nèi)部寄存器初始狀態(tài)控制信號prn、清零計(jì)數(shù)器控制信號mr、多路選擇器的選擇控制信號sel[2..0]，其輸出信號包括多路選擇器的選擇輸出信號result[7..0]、外部中斷信號gal以及閘門信號Q。其中，該標(biāo)準(zhǔn)頻率信號f0用作待測時(shí)間間隔的填充脈沖；內(nèi)部輸入控制信號ctr控制信號是否輸入到可編程邏輯器件CPLD內(nèi)部，該信號由單片機(jī)給出；內(nèi)部寄存器初始狀態(tài)控制信號prn控制可編程邏輯器件CPLD內(nèi)部寄存器的初始狀態(tài)，該信號由單片機(jī)給出；多路選擇器的選擇控制信號sel[2..0]用來選擇讀取標(biāo)頻計(jì)數(shù)值，延時(shí)狀態(tài)等，該信號由單片機(jī)給出；清零計(jì)數(shù)器控制信號mr也由單片機(jī)給出；多路選擇器的選擇輸出信號result[7..0]根據(jù)多路選擇器的選擇控制信號sel[2..0]的不同，選擇輸出在此時(shí)間間隔內(nèi)的標(biāo)頻計(jì)數(shù)值和延時(shí)鏈各延時(shí)單元的狀態(tài)，該信號輸入到單片機(jī)的P0口；外部中斷信號gal送入單片機(jī)的中斷接口，并設(shè)置中斷為下降沿觸發(fā)。該可編程邏輯器件CPLD用于完成對標(biāo)準(zhǔn)頻率的計(jì)數(shù)、延時(shí)鏈的構(gòu)成、延時(shí)狀態(tài)的鎖存以及延時(shí)單元單位延遲時(shí)間的自校準(zhǔn)；該單片機(jī)用于對該可編程邏輯器件CPLD進(jìn)行邏輯和時(shí)序上的控制，并從該可編程邏輯器件CPLD的數(shù)據(jù)端口讀取計(jì)數(shù)值以及延時(shí)狀態(tài)，得出待測的時(shí)間間隔值，并將該值存儲及驅(qū)動顯示。
參照圖2，可編程邏輯器件CPLD的內(nèi)部電路主要包括鑒相模塊、同步器、計(jì)數(shù)模塊、延時(shí)模塊、鎖存模塊以及自校準(zhǔn)模塊等，其中，鑒相模塊由雙D觸發(fā)器構(gòu)成。將待測時(shí)間間隔的開始信號START和結(jié)束信號STOP送入該鑒相模塊，這兩個輸入信號必須是方波信號，該方波信號可以是周期性的信號，也可以是非周期性的信號。此時(shí)，該鑒相模塊只對輸入信號的上升沿做出反應(yīng)，并由鑒相模塊輸出兩信號上升沿，構(gòu)成待測時(shí)間間隔，即閘門B信號，該閘門B信號分別送入同步模塊和延時(shí)模塊。該同步模塊以標(biāo)準(zhǔn)頻率信號對閘門信號B進(jìn)行同步校正得到閘門A信號，同時(shí)以標(biāo)準(zhǔn)頻率信號對閘門信號A進(jìn)行填充并將其輸入到計(jì)數(shù)模塊，由該計(jì)數(shù)模塊對標(biāo)準(zhǔn)頻率進(jìn)行計(jì)數(shù)，并將計(jì)數(shù)結(jié)果輸入單片機(jī)；該計(jì)數(shù)模塊可以直接調(diào)用ALTERA公司提供的IP核，如74LS393，且計(jì)數(shù)器位數(shù)決定于待測時(shí)間間隔的大?。辉撗訒r(shí)模塊分為延時(shí)模塊C和延時(shí)模塊D，將閘門信號B和該信號的反相信號，即閘門信號B的前沿和后沿，分別作為延時(shí)模塊C和延時(shí)模塊D的開始信號輸入到對應(yīng)的延時(shí)模塊C和D，得到相應(yīng)的延時(shí)狀態(tài)分別送入鎖存模塊E和鎖存模塊F，并將閘門A信號和該信號的反相信號，即閘門A信號的前沿和后沿，分別作為鎖存模塊E和鎖存模塊F的鎖存信號輸入到對應(yīng)鎖存模塊E和F，對各延時(shí)狀態(tài)進(jìn)行采樣鎖存，并將鎖存結(jié)果輸入單片機(jī)；自校準(zhǔn)模塊根據(jù)一個標(biāo)頻周期的時(shí)間間隔所對應(yīng)的延時(shí)單元的個數(shù)，實(shí)時(shí)校準(zhǔn)單個延時(shí)單元的延時(shí)時(shí)間。
參照圖3，延時(shí)模塊采用可編程邏輯器件(CPLD)內(nèi)部的多個延時(shí)單元串聯(lián)以構(gòu)成延時(shí)鏈，該延時(shí)鏈用作被測時(shí)間間隔的傳輸通道，在邏輯綜合的時(shí)候不會被優(yōu)化掉，各延時(shí)單元都在同一片可編程邏輯器件(CPLD)內(nèi)部，由其內(nèi)部連線的結(jié)構(gòu)可以保證延時(shí)時(shí)間的一致性，并且這些延時(shí)單元具有相同的、穩(wěn)定的時(shí)間延遲特性，其延時(shí)時(shí)間決定了時(shí)間間隔測量所能達(dá)到的測量分辨率。在本實(shí)施例中，可編程邏輯器件(CPLD)選用ALTERA公司的EPM7128器件，該器件中單個延時(shí)單元的延時(shí)時(shí)間為4.3納秒(ns)，一個標(biāo)準(zhǔn)頻率周期為100納秒(ns)，要測量小于標(biāo)準(zhǔn)頻率一個周期的短時(shí)間間隔，只需要由24個延時(shí)單元串聯(lián)構(gòu)成延時(shí)鏈。鎖存模塊由24個D觸發(fā)器構(gòu)成的，一個D觸發(fā)器占用可編程邏輯器件(CPLD)內(nèi)部一個邏輯單元。為了測量兩個短時(shí)間間隔Δt1和Δt2，采用兩組延時(shí)模塊和鎖存模塊。
參照圖4，鑒相器將輸入的待測時(shí)間間隔的開始信號start和結(jié)束信號stop轉(zhuǎn)換為閘門信號Q，該閘門信號是由開始信號start和結(jié)束信號stop的上升沿之間的短時(shí)間間隔所構(gòu)成的。該閘門信號Q與標(biāo)準(zhǔn)頻率f0取同步后得到閘門A信號ga，并由此產(chǎn)生中斷信號gal。該閘門信號Q和Q的反相分別作為兩組延時(shí)鏈的開始信號，該閘門A信號ga和ga的反相分別作為對應(yīng)鎖存模塊的鎖存信號。當(dāng)閘門信號Q作為一路延時(shí)鏈的開始信號，閘門A信號ga作為對延時(shí)狀態(tài)的鎖存信號可以測量Δt1；當(dāng)閘門信號Q的反相作為另一路延時(shí)鏈的開始信號，閘門A信號ga的反相作為相應(yīng)鎖存模塊的鎖存信號時(shí)可以測量Δt2。
參照圖5，由于環(huán)境溫度會影響延時(shí)鏈的工作特性，從而降低系統(tǒng)的測量精度，因此采用自校準(zhǔn)模塊來消除環(huán)境溫度的影響。該自校準(zhǔn)模塊采取修正測量結(jié)果的方法，即根據(jù)系統(tǒng)內(nèi)的標(biāo)準(zhǔn)頻率信號取出一個標(biāo)準(zhǔn)頻率周期，即100納秒(ns)，讓延時(shí)鏈經(jīng)過這一短時(shí)間間隔，從可編程邏輯器件CPLD中讀出經(jīng)過的延時(shí)單元的數(shù)目，并將計(jì)數(shù)結(jié)果輸入單片機(jī)，由單片機(jī)得出單個延時(shí)單元的平均延時(shí)時(shí)間td，以此作為單個延時(shí)單元的延時(shí)時(shí)間，消除因環(huán)境溫度變化所造成的影響，從而實(shí)現(xiàn)實(shí)時(shí)校準(zhǔn)。該標(biāo)準(zhǔn)頻率信號一般是由高穩(wěn)定度的恒溫晶體振蕩器提供，其頻率穩(wěn)定度一般都會達(dá)到10-9以上量級，溫度變化對它的影響也很小。
參照圖6，單片機(jī)用于控制工作過程以及進(jìn)行數(shù)值運(yùn)算等，其相應(yīng)軟件包括整機(jī)的初始化、硬件計(jì)數(shù)控制、閘門控制、顯示控制、計(jì)數(shù)運(yùn)算、譯碼等，工作過程如下初始化單片機(jī)，正確設(shè)置可編程邏輯器件CPLD內(nèi)部輸入控制信號ctr以及內(nèi)部寄存器初始狀態(tài)控制信號prn，保證可編程邏輯器件CPLD內(nèi)部的寄存器處于合適的初態(tài)，并進(jìn)入等待狀態(tài)，單片機(jī)不斷檢測由可編程邏輯器件CPLD輸入的外部中斷信號INT0，一旦檢測到該中斷信號，則關(guān)閉中斷信號，讀取標(biāo)準(zhǔn)頻率信號的計(jì)數(shù)值，以及待測時(shí)間間隔的前、后沿對應(yīng)于閘門A信號的前、后沿之間的時(shí)間間隔，由此得出待測時(shí)間間隔，并開啟中斷信號，顯示測量結(jié)果，處理完畢繼續(xù)檢測新的中斷信號。
權(quán)利要求1.一種基于可編程邏輯器件的短時(shí)間間隔測量器，由可編程邏輯器件CPLD和單片機(jī)相連接構(gòu)成，其特征在于該可編程邏輯器件CPLD的內(nèi)部電路主要包括鑒相模塊、同步器、計(jì)數(shù)模塊、延時(shí)模塊、鎖存模塊以及自校準(zhǔn)模塊，鑒相器將開始信號start和結(jié)束信號stop進(jìn)行處理形成閘門(B)，該閘門前沿和閘門后沿分別送入延時(shí)模塊(C)和延時(shí)模塊(D)，進(jìn)行短時(shí)間的計(jì)數(shù)，產(chǎn)生確定的短時(shí)間信號，再送入鎖存模塊(F)和鎖存模塊(E)進(jìn)行鎖存保留，最后送入cpu總線進(jìn)行處理；同步器將標(biāo)準(zhǔn)頻率和閘門(B)信號同步，產(chǎn)生一個與閘門(B)信號同步的標(biāo)準(zhǔn)頻率，用來形成填充信號，即閘門(A)信號，再通過計(jì)數(shù)模塊將產(chǎn)生的計(jì)數(shù)值，送入cpu總線進(jìn)行處理；自校準(zhǔn)模塊根據(jù)一個標(biāo)頻周期的時(shí)間間隔所對應(yīng)的延時(shí)單元的個數(shù)，實(shí)時(shí)校準(zhǔn)單個延時(shí)單元的延時(shí)時(shí)間，將校準(zhǔn)后的延時(shí)時(shí)間送入cpu總線進(jìn)行處理；該單片機(jī)與可編程邏輯器件CPLD連接，并對可編程邏輯器件進(jìn)行邏輯和時(shí)序上的控制，從可編程邏輯器件CPLD的數(shù)據(jù)端口讀取計(jì)數(shù)值以及延時(shí)狀態(tài)，得出待測的時(shí)間間隔值。
2.根據(jù)權(quán)利要求1所述的短時(shí)間間隔測量器，其特征在于單片機(jī)內(nèi)固化有控制可編程邏輯器件CPLD中的計(jì)數(shù)、閘門、顯示、計(jì)數(shù)運(yùn)算軟件，并由單片機(jī)不斷檢測可編程邏輯器件CPLD輸入的外部中斷信號INTO，當(dāng)檢測到該中斷信號時(shí)立即關(guān)閉，并讀取標(biāo)準(zhǔn)頻率信號的計(jì)數(shù)值，以及待測時(shí)間間隔的前、后沿對應(yīng)于閘門(A)信號的前、后沿之間的時(shí)間間隔，得出待測時(shí)間間隔，并開啟中斷信號，顯示測量結(jié)果。
專利摘要本實(shí)用新型涉及一種基于可編程邏輯器件(CPLD)的時(shí)間間隔測量器，由可編程邏輯器件CPLD和單片機(jī)相連接構(gòu)成，可編程邏輯器件CPLD的內(nèi)部電路主要包括鑒相模塊、同步器、計(jì)數(shù)模塊、延時(shí)模塊、鎖存模塊以及自校準(zhǔn)模塊等，以完成對標(biāo)準(zhǔn)頻率的計(jì)數(shù)、延時(shí)鏈的構(gòu)成、延時(shí)狀態(tài)的鎖存以及延時(shí)單元單位延遲時(shí)間的自校準(zhǔn)；單片機(jī)用于對該可編程邏輯器件CPLD進(jìn)行邏輯和時(shí)序上的控制，并從該可編程邏輯器件CPLD的數(shù)據(jù)端口讀取計(jì)數(shù)值以及延時(shí)狀態(tài)，得出待測的時(shí)間間隔值，并將該值存儲及驅(qū)動顯示?？蓪σ欢ǚ秶鷥?nèi)的時(shí)間間隔進(jìn)行高精度的測量，并且抗干擾能力強(qiáng)，能徹底消除±1個字的計(jì)數(shù)誤差，結(jié)構(gòu)簡單，響應(yīng)速度快，開發(fā)方便，容易升級，適應(yīng)性強(qiáng)，接口簡單。
文檔編號G04F10/00GK2736821SQ20042004193
公開日2005年10月26日 申請日期2004年5月18日 優(yōu)先權(quán)日2004年5月18日
發(fā)明者周渭, 宣宗強(qiáng), 伏全海, 劉暢生, 張瑩 申請人:西安電子科技大學(xué)