專利名稱：基于fpga的時間間隔測量儀的制作方法
技術領域：
本發(fā)明屬于數(shù)據(jù)采集技術領域，具體涉及一種基于FPGA的時間間隔測量儀，用于測量一 個起始脈沖和多個停止脈沖之間的時間間隔以及停止脈沖的脈沖寬度。
背景技術：
精密時間間隔測量廣泛地應用于各種科學試驗中，用作時間間隔測量的儀器包括通用計 數(shù)器、數(shù)字存儲示波器、多通道時間間隔測量儀都有各自的特點。通用計數(shù)器價格昂貴，操 作不便、測量通道很少，已逐漸退出時間間隔測量的場合。示波器一直在電子測量儀器中占 領著主要的地位，但獨立的測試點數(shù)量達到幾十幾百個時，示波器的通道數(shù)量就顯得過少， 幾百個測試點就需要購買上百臺示波器，價格相當昂貴。示波器雖然有強大的功能，但在作 專門用來作多路時間間隔測量時，它的其他絕大部分功能都難以用上，這在資金上就造成了 浪費。示波器數(shù)量過多， 一定程度上會降低實驗的可靠性，也增加了整個實驗系統(tǒng)集成化的 困難。法國湯姆遜公司的TSN-632型多通道精密數(shù)字測量儀，國產(chǎn)的32路時間間隔測量儀， 因操作簡單、測量準確和測量通道數(shù)多而在科研實驗中被大量使用。但隨著技術的發(fā)展和實 驗的要求越來越高，時間間隔測量儀仍需要進一步改進， 一是它的串行接口不能滿足測試系 統(tǒng)自動化的要求；二是電路部分多為分立式元件，集成度不高，因而結構復雜，安裝不便， 可靠性還需要提高；三是機箱過于笨重，強度不夠，承重能力較差，且拆卸不便，給維修帶 來了困難。
中國專利文獻公開號101013304A公開了名稱為《一種高精度時間間隔測量PCI卡》的專 利申請技術，該技術由于釆用專用芯片，測量通道較少，可擴展性較差；由于采用PCI作為 數(shù)據(jù)接口，可靠性和抗干擾性較差，不適合用于高可靠性、多通道等測量要求高的場合。

發(fā)明內容
本發(fā)明提供一種基于FPGA的時間間隔測量儀。
本發(fā)明的一種基于FPGA的時間間隔測量儀由硬件系統(tǒng)和控制軟件組成虛擬儀器，其中硬 件系統(tǒng)包括用于時間間隔測量的板卡和PXI系統(tǒng)，板卡以FPGA為時間間隔測量的核心，板卡 由前端信號調理單元、時間/數(shù)據(jù)轉換單元、數(shù)據(jù)接口單元組成；安裝設置在PXI系統(tǒng)的控制 軟件包括以Windriver為開發(fā)平臺的驅動程序和以VB為開發(fā)平臺控制程序。
本發(fā)明的一種基于FPGA的時間間隔測量儀，以PXI接口為平臺設計成為虛擬儀器， 一個
3PXI系統(tǒng)可插多個PXI板卡，每個板卡可對1個起始通道與多個停止通道的信號進行時間間
隔測量，同時測量停止脈沖的脈沖寬度。本發(fā)明的時間間隔測量儀利用鎖相環(huán)倍頻和時鐘分
相技術，測量分辨率可達到lns，測量范圍可達20ns 200ms。本發(fā)明的基于FPGA的時間間 隔測量儀的每個板卡上的測時功能僅在一片F(xiàn)PGA中實現(xiàn)，由于采用虛擬儀器結構，利用PXI 平臺與計算機結合組成自動測試系統(tǒng)，不僅結構簡單，使用方便，而且可靠性高，可擴展性 強，極大地提高了測量效率。


圖1本發(fā)明的一種基于FPGA的時間間隔測量儀的原理框圖
圖2本發(fā)明的一種基于FPGA的時間間隔測量儀實施例的四級時鐘分相時序示意圖 圖3本發(fā)明的一種基于FPGA的時間間隔測量儀的硬件結構框圖 圖4本發(fā)明的一種基于FPGA的時間間隔測量儀的軟件結構框圖 圖5本發(fā)明的一種基于FPGA的時間間隔測量儀的前端信號調理結構框圖 圖6本發(fā)明的一種基于FPGA的時間間隔測量儀的時鐘倍頻和時鐘分相設計原理圖 圖7本發(fā)明的一種基于FPGA的時間間隔測量儀的四個計數(shù)器對分相時鐘分別計數(shù)的設計 原理圖
圖8本發(fā)明的一種基于FPGA的時間間隔測量儀在FPGA中數(shù)據(jù)處理及數(shù)據(jù)傳輸框圖 圖9本發(fā)明的一種基于FPGA的時間間隔測量儀的控制軟件總流程圖 圖10本發(fā)明的一種基于FPGA的時間間隔測量儀的應用軟件界面
具體實施例方式
下面結合附圖和實施例對本發(fā)明作進一步的詳細說明。
圖1是本發(fā)明的一種基于FPGA的時間間隔測量儀的提高測量分辨率的一種量化時延方法 -時針分相。精確測量時間間隔的方法包括直接計數(shù)法、內插法、時間電壓變換法等。從結構 盡量簡單同時兼顧測量精度的角度出發(fā)，本發(fā)明采用了一種基于延遲線技術的時間間隔測量 方法一量化時延法。量化時延法是隨著近年來大規(guī)模集成電路的應用而發(fā)展起來的，它是將 信號或時鐘作一定延時后分別測量，從而提高測量精度的方法。量化時延思想的實現(xiàn)依賴于 延時單元的延時穩(wěn)定性，其分辨率取決于單位延時單元的延遲時間。量化時延法的基本原理
是"串行延遲，并行計數(shù)"，而不同于傳統(tǒng)計數(shù)器的串行計數(shù)方法。其實現(xiàn)方法有兩種，一 種是讓信號通過一系列的延時單元，依靠延時單元的延時穩(wěn)定性，利用高穩(wěn)時鐘對各延時信 號分別計數(shù)，這種方法被稱為信號延時； 一種是讓時鐘通過一系列的延時單元，利用各延時時鐘對信號分別計數(shù)再做數(shù)據(jù)處理，這種方法被稱為時鐘分相，如圖1。信號延時和時鐘分 相在本質上是一樣的，只是實現(xiàn)方法略有不同，并且有時為了實現(xiàn)更高的分辨率，兩種方法 還被結合起來用在一個測時系統(tǒng)中。本發(fā)明從設計和使用范圍方面考慮，采用了時針分相技 術。
圖2是本發(fā)明的一種基于FPGA的時間間隔測量儀的四級時鐘分相時序圖，將250MHz時 鐘頻率經(jīng)四級延遲，每級相位滯后9(T，即每級延遲時間都為lns，單用一個時鐘CLK1對起 始停止信號的時間間隔測量時，記到4個時鐘周期，得到的結果為16ns，分辨率為化s。若 采用時鐘分相技術，由于從CLK1到CLK3記到的時鐘個數(shù)為4， CLK4記到時鐘個數(shù)為3，可 得到的結果為12 ns + l nsX3-15 ns，分辨率為1 ns，這實際上是將測量分辨率提高了 4倍。
作為延時單元的器件可以是無源導線，有源門器件或其它電路。其中，導線(同軸線) 的延遲時間較短，可實現(xiàn)接近光速傳播的延遲，但是為了實現(xiàn)高精度測量，需要數(shù)目眾多的 抽頭，因而電路龐大，使得這個技術在早期無法推廣，隨著半導體技術的發(fā)展，特別是大規(guī) 模集成電路的發(fā)展，這種方法被移植到集成電路上，才得到迅速推廣。門電路的延遲時間相 對較長。隨著電子技術的快速發(fā)展，有人把計數(shù)器設計在ASIC中，實現(xiàn)對時間的直接數(shù)字編 碼，但其造價很高。相對廉價得多的大規(guī)模集成電路的出現(xiàn)為我們提供了新的選擇。本發(fā)明 完成時間間隔的主要轉換電路就是再現(xiàn)場可編程門陣列(FPGA)中實現(xiàn)的。
圖3是本發(fā)明的一種基于FPGA的時間間隔測量儀的硬件結構框圖。精密時間間隔測量儀 系統(tǒng)結構采用典型的虛擬儀器結構。虛擬儀器一般由完成數(shù)據(jù)采集功能的硬件部分和完成數(shù) 據(jù)分析功能的軟件部分組成。硬件部分一般為各種形式的數(shù)據(jù)采集設備，將采集到的各種形 式的信號轉換為電信號后輸入計算機內。計算機通過軟件實現(xiàn)從計算機的各類接口中讀取數(shù) 據(jù)，并用軟件實現(xiàn)信號的分析處理過程，將處理結果顯示出來。精密時間間隔測量儀的硬件 基礎就是一塊基于PXI接口的數(shù)據(jù)采集卡，結構如圖3所示。待測脈沖信號輸入后經(jīng)信號調 理送入FPGA模塊轉換，轉換后的數(shù)據(jù)送到接口芯片PLX9054，經(jīng)PXI總線傳到PC機，等待 軟件作后期處理。
圖4是本發(fā)明的一種基于FPGA的時間間隔測量儀的軟件結構框圖。其中基于WinDriver 開發(fā)工具的硬件驅動程序完成由硬件和軟件的數(shù)據(jù)接口功能，基于VB開發(fā)工具的數(shù)據(jù)處理程 序完成對硬件的配置和數(shù)據(jù)的轉換等功能，基于VB的用戶界面程序完成處理用戶事件和測量 結果的顯示等功能。由于測量系統(tǒng)很多的工作都交給計算機完成，因而不但系統(tǒng)的智能化程 度和可擴展性提高，同時設計的復雜程度和設計周期都大大減小圖5是本發(fā)明的一種基于FPGA的時間間隔測量儀的前端信號調理結構框圖。前端信號調 理單元完成信號衰減，鉗位，幅度比較和電平轉換功能，其結構框圖如圖5所示。幅度衰減 采用電阻電容網(wǎng)絡實現(xiàn)，幅度鉗位采用快速二極管實現(xiàn)，比較器選用MAXIM公司的電壓快速 比較器MAX9602，以慮除小于閾值電壓的無效信號。MAX9602是四通道的PECL比較器，500ps 的傳輸延時而且精度可以達到30ps，另外還具有Latch使能和可調回滯功能。Latch控制功 能可以實現(xiàn)操作的跟蹤和保持功能，回滯功能可以消除噪聲的影響而且可以降低輸入信號的 擺動。比較器的閾值電壓由電阻網(wǎng)絡分壓或AD5235提供，AD5235是AD公司生產(chǎn)的雙通道數(shù) 字電位器，其設置由軟件通過接口控制。采用AD5235可在線調節(jié)比較器的閾值電壓，使用方 便靈活，但會增加電路復雜性；采用電阻網(wǎng)絡只能通過改變電阻阻值或電壓基準大小來調節(jié) 比較器的閾值電壓，但設計簡單可靠?？紤]使用的實際情況，需要在線改變閾值電壓的使用 場合很少，因此本設計中采用電阻網(wǎng)絡實現(xiàn)。
圖6是本發(fā)明的一種基于FPGA的時間間隔測量儀在QuartusII中的時鐘倍頻和時鐘分 相設計原理圖。本發(fā)明實現(xiàn)主要時間間隔測量功能的途徑是利用FPGA自行研發(fā)專用芯片。 FPGA可采用Altera公司Cylone系列的EP1C6Q240C6,內嵌存儲器，時鐘管理方便且性價比 高。FPGA的設計軟件利用了 Altera公司的QuartusII。我們采用20MHz高穩(wěn)定度恒溫晶振， 并利用FPGA中的兩個鎖相環(huán)(PLL)將時鐘頻率倍頻到320MHz，將時鐘分CLK1、 CLK2、 CLK3、 CLK4四路輸出，每路相位差為90°，四個固定延遲量之和剛好覆蓋一個時鐘周期。直接計數(shù) 可使測量分辨率達到3.125ns。
圖7是本發(fā)明的一種基于FPGA的時間間隔測量儀在QuartusII中的四個計數(shù)器對分相時 鐘分別計數(shù)的設計原理圖。利用時鐘分相方法，利用4個4位計數(shù)器，將倍頻后的CLK1、CLK2、 CLK3、 CLK4這四路時鐘獨立對同一時間間隔timechannell (即將起始停止脈沖時間間隔表現(xiàn) 為timecharmell的脈沖寬度，該脈沖上升沿以起始信號上升沿同步，下降沿與停止脈沖上升 沿同步)計數(shù)，利用時鐘分相方法可使測量分辨率達到0.78125ns。
圖8是本發(fā)明的一種基于FPGA的時間間隔測量儀在FPGA中數(shù)據(jù)處理及數(shù)據(jù)傳輸框圖。
本發(fā)明為降低線路抖動，將8路停止通道信號在前端信號調理電路中被分為16路，F(xiàn)PGA實
際上是將接收到的16路停止信號進行獨立處理。起始通道信號與各停止通道信號進入FPGA
后首先按兩者上升沿被處理為時間間隔脈沖，再和停止信號一起分別送入32組計數(shù)器計數(shù)，
每組包含1個32位粗計數(shù)器和4個4位細計數(shù)器，因此組計數(shù)器輸出的數(shù)據(jù)為48位。 一次
測量包括16個時間間隔數(shù)據(jù)和16個停止脈沖寬度數(shù)據(jù)，這32個48位的時間數(shù)據(jù)在地址映射單元中被拆分192個8位數(shù)據(jù)并被映射到RAM中按地址順序存儲起來，通過FPGA與接口芯 片PLX9054的本地總線，按照PLX9054接口協(xié)議實現(xiàn)本地數(shù)據(jù)通信。本系統(tǒng)中，本地數(shù)據(jù)總 線和地址總線都為8位。
圖9是本發(fā)明的一種基于FPGA的精密時間間隔測量儀控制軟件總流程圖?？刂栖浖诨?于VB下的框架程序下開發(fā)，通過驅動程序提供的庫函數(shù)訪問底層硬件，完成時間間隔和脈沖 寬度數(shù)據(jù)的采集，并實現(xiàn)算法程序的編寫，控制系統(tǒng)的運行。主要功能有數(shù)據(jù)采樣、觸發(fā)中 斷、系統(tǒng)自檢、數(shù)據(jù)的導入導出。其中-
數(shù)據(jù)采樣利用WinDriver提供的Plx905[ReadByte函數(shù)讀取數(shù)據(jù)，將數(shù)據(jù)存放到數(shù)組 中，根據(jù)算法進行計算，計算得到的時間間隔數(shù)據(jù)或脈沖寬度顯示在表格中。
觸發(fā)中斷使能中斷函數(shù)，硬件每次產(chǎn)生中斷，中斷由WinDriver內核自動調用，在中 斷函數(shù)處理例程中調用數(shù)據(jù)采樣功能。
系統(tǒng)自檢對測量系統(tǒng)進行檢測，對硬件發(fā)送自檢信號，硬件系統(tǒng)收到該信號后執(zhí)行自 檢功能并將自檢數(shù)據(jù)返回控制軟件。
數(shù)據(jù)的導入導出數(shù)據(jù)的導入是將本次采集的所有數(shù)據(jù)導入到電子表格excel里并保存 起來，數(shù)據(jù)的導出是從己有的excel文件導出數(shù)據(jù)顯示在當前表格里。
圖10是本發(fā)明的一種基于FPGA的精密時間間隔測量儀應用軟件界面。分為時間間隔測 量，脈沖寬度測量和校準值設置三個選項卡。時間間隔測量選項卡如圖IO所示。脈沖寬度測 量選項卡與此界面基本一致，都包括通道序號，均方根o值，最大值，最小值和各次測量值， 測量值在界面上可顯示10次，測量超過10次后，第11次的數(shù)據(jù)將覆蓋第1次的數(shù)據(jù)，依此 類推。通道的順序和板卡插入PXI機箱擴展槽的順序有關，不同板卡的通道號碼用不同顏色 區(qū)分，利用滾動條可顯示35號以后的通道。
權利要求
1. 一種基于FPGA的時間間隔測量儀，其特征在于所述的時間間隔測量儀由硬件系統(tǒng)和控制軟件組成虛擬儀器，其中硬件系統(tǒng)包括用于時間間隔測量的板卡和PXI系統(tǒng)，板卡以FPGA為時間間隔測量的核心，板卡由前端信號調理單元、時間/數(shù)據(jù)轉換單元、數(shù)據(jù)接口單元組成；安裝設置在PXI系統(tǒng)的控制軟件包括以Windriver為開發(fā)平臺的驅動程序和以VB為開發(fā)平臺控制程序。
2. 根據(jù)權利要求1所述的基于FPGA的時間間隔測量儀，其特征是在所述的FPGA中采用鎖 相環(huán)倍頻和時鐘分相技術。
全文摘要
本發(fā)明提供了一種基于FPGA的時間間隔測量儀。本發(fā)明的時間間隔測量儀以PXI接口為平臺設計成為虛擬儀器，一個PXI系統(tǒng)可插多個PXI板卡，每個板卡可對1個起始通道與多個停止通道的信號進行時間間隔測量，同時測量停止脈沖的脈沖寬度。本發(fā)明的時間間隔測量儀利用鎖相環(huán)倍頻和時鐘分相技術，測量分辨率可達到1ns，測量范圍可達20ns～200ms。由于采用虛擬儀器結構，利用PXI平臺與計算機結合組成自動測試系統(tǒng)，本發(fā)明的時間間隔測量儀具有結構簡單、使用方便、可靠性高、可擴展性強，測量效率高的特點。
文檔編號G04F10/00GK101520640SQ20081004652
公開日2009年9月2日 申請日期2008年11月8日 優(yōu)先權日2008年11月8日
發(fā)明者莉 馮, 超 葉 申請人:中國工程物理研究院流體物理研究所