專利名稱：一種高值脈沖間隔數(shù)據(jù)采集裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于數(shù)據(jù)采集裝置技術(shù)領(lǐng)域，具體是一種高值脈沖間隔數(shù)據(jù)采集裝置。
背景技術(shù)：
目前，很多裝備中實(shí)現(xiàn)脈沖間隔數(shù)據(jù)采集使用的是國(guó)外的專用芯片，或者是利用單片機(jī)進(jìn)行簡(jiǎn)單的脈沖數(shù)據(jù)采集。使用國(guó)外專用芯片實(shí)現(xiàn)復(fù)雜，成本高，可維修性低，不便于操作，待測(cè)脈沖幅值不能太高。使用單片機(jī)設(shè)計(jì)的脈沖采集系統(tǒng)達(dá)不到納秒級(jí)的精度，同時(shí)不能針對(duì)專用接口進(jìn)行數(shù)據(jù)輸送，否則會(huì)使成本大幅度增高。為了克服上述缺點(diǎn)，特設(shè)計(jì)一種高值脈沖間隔數(shù)據(jù)采集裝置。中國(guó)專利文獻(xiàn)數(shù)據(jù)庫(kù)公開(kāi)了一種名稱為《一種高精度脈沖時(shí)間間隔測(cè)量電路》(專利申請(qǐng)?zhí)?00910185616. X)的發(fā)明專利申請(qǐng)，該發(fā)明申請(qǐng)涉及一種由集成電路構(gòu)成的高精度脈沖時(shí)間間隔測(cè)量電路，包括壓控延遲線電路、整數(shù)時(shí)鐘間隔測(cè)量電路、脈沖偏移測(cè)量電路以及數(shù)據(jù)組合模塊，整數(shù)時(shí)鐘間隔測(cè)量電路由采樣電路和邏輯比對(duì)以及時(shí)鐘計(jì)數(shù)狀態(tài)機(jī)組成，主要測(cè)量待測(cè)信號(hào)間隔的整數(shù)個(gè)時(shí)鐘周期數(shù)；壓控延遲線電路輸出的一系列脈沖信號(hào)將作為脈沖偏移測(cè)量電路的輸入，脈沖偏移測(cè)量電路主要測(cè)量待測(cè)脈沖邊沿與時(shí)鐘邊沿之間的時(shí)間偏移量；最后由數(shù)據(jù)組合模塊將時(shí)鐘間隔測(cè)量結(jié)果串行輸出。本發(fā)明的優(yōu)點(diǎn)在于，可以在較低的時(shí)鐘下(比如50MHz，周期20ns)，利用延時(shí)參數(shù)較小的延時(shí)線(Ins) 測(cè)量脈沖信號(hào)的精度到可以與延時(shí)參數(shù)一致的級(jí)別(1ns)，大大提高了在低時(shí)鐘下的時(shí)間測(cè)量精度，而且節(jié)省了電路資源。該發(fā)明專利申請(qǐng)的不足之處是不能測(cè)量電壓值較高的脈沖，測(cè)量電路結(jié)構(gòu)復(fù)雜，誤差不確定，可靠性不高且性價(jià)比稍低，接口不符合工業(yè)化要求。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)不能進(jìn)行幅值較高的脈沖的測(cè)量，也不能進(jìn)行多接口輸出測(cè)量數(shù)據(jù)，為了降低成本，提升測(cè)量精度，便于操作，提高穩(wěn)定性和可維修性，大幅度的提高性價(jià)比，本發(fā)明提供一種高值脈沖間隔數(shù)據(jù)采集裝置。本發(fā)明的高值脈沖間隔數(shù)據(jù)采集裝置，包含硬件部分和控制軟件，硬件部分包含輸入模塊、幅值衰減模塊、緩沖模塊、電平轉(zhuǎn)換模塊、FPGA測(cè)量功能模塊、晶振模塊、總線接口模塊以及輸出模塊、電源，輸入模塊與用于對(duì)輸入的高值脈沖進(jìn)行電壓衰減的幅值衰減模塊相連接，幅值衰減模塊與緩沖模塊相連接，緩沖模塊與將脈沖信號(hào)轉(zhuǎn)換成LVDS進(jìn)行傳輸?shù)碾娖睫D(zhuǎn)換模塊相連接，將利用異或電路把脈沖信號(hào)變成方波信號(hào)的FPGA測(cè)量功能模塊同時(shí)與幅值衰減模塊、緩沖模塊、電平轉(zhuǎn)換模塊、晶振模塊、總線接口模塊以及輸出模塊； 硬件部分以FPGA測(cè)量功能模塊為中心，電源給整個(gè)裝置提供電壓，脈沖信號(hào)從輸入模塊輸入，然后通過(guò)幅值衰減模塊衰減后，通過(guò)電平轉(zhuǎn)換模塊，進(jìn)入FPGA測(cè)量功能模塊進(jìn)行測(cè)量， 然后通過(guò)總線接口模塊以及輸出模塊把測(cè)量的數(shù)據(jù)送到PC機(jī)或者其它嵌入式處理系統(tǒng)中，晶振模塊給系統(tǒng)提供時(shí)鐘信號(hào)；控制軟件包括驅(qū)動(dòng)軟件、應(yīng)用程序，驅(qū)動(dòng)軟件用于驅(qū)動(dòng)硬件部分進(jìn)行工作，對(duì)硬件部分中的寄存器進(jìn)行相應(yīng)的操作，應(yīng)用程序用于在windows系統(tǒng)下的高值脈沖間隔數(shù)據(jù)采集過(guò)程控制。本發(fā)明中的總線接口模塊以及輸出模塊包括串口總線、PCI總線，ISA總線。上述晶振模塊為高精度恒溫晶振，用于提供IOMHz時(shí)鐘信號(hào)。上述FPGA測(cè)量功能模塊中設(shè)置有PLL模塊，用于將IOMHz輸入信號(hào)變成400MHz 的計(jì)數(shù)脈沖信號(hào)。上述輸入模塊中設(shè)置有四個(gè)脈沖信號(hào)輸入通道。上述電平轉(zhuǎn)換模塊采用AD公司的AD8008芯片和美國(guó)美芯公司的max9376芯片。
上述幅值衰減模塊采用AD公司的AGC8M芯片和ADCMP582芯片。本發(fā)明中高值脈沖是指電壓信號(hào)絕對(duì)值在40V以上的脈沖，低值脈沖是電壓信號(hào)絕對(duì)值為40V以內(nèi)的脈沖。本發(fā)明的高值脈沖間隔數(shù)據(jù)采集裝置中的晶振模塊為整個(gè)系統(tǒng)提供高穩(wěn)定度的時(shí)鐘信號(hào)，高值脈沖經(jīng)過(guò)輸入模塊，通過(guò)幅值衰減模塊衰減后，經(jīng)過(guò)緩沖模塊提高輸入阻抗，然后通過(guò)電平轉(zhuǎn)換模塊進(jìn)行電平轉(zhuǎn)換，經(jīng)過(guò)轉(zhuǎn)換后的脈沖值進(jìn)行FPGA進(jìn)行測(cè)量后得到脈沖間隔數(shù)據(jù)，總線接口轉(zhuǎn)換模塊把該測(cè)量得到的值轉(zhuǎn)換成合適的數(shù)據(jù)格式送到輸出模塊。輸出模塊可以把這些數(shù)據(jù)送到PC機(jī)或者直接送到LCD屏上顯示。軟件部分中驅(qū)動(dòng)程序主要實(shí)現(xiàn)配合硬件，對(duì)硬件的內(nèi)部寄存器進(jìn)行操作，同時(shí)作為連接功能軟件和相關(guān)的應(yīng)用程序之間的重要組成部分。功能軟件主要包含F(xiàn)PGA程序，主要對(duì)硬件進(jìn)行直接控制，對(duì)脈沖數(shù)據(jù)進(jìn)行采集。應(yīng)用程序主要是在windows系統(tǒng)下針對(duì)底層進(jìn)行應(yīng)用的程序，用以在windows系統(tǒng)下顯示波形等功能。本發(fā)明中的幅值衰減模塊由精密電阻組成，對(duì)輸入的高值脈沖進(jìn)行電壓衰減。本發(fā)明中的電平轉(zhuǎn)換模塊把脈沖信號(hào)轉(zhuǎn)換成LVDS進(jìn)行傳輸。本發(fā)明中的FPGA測(cè)量功能模塊利用異或電路把脈沖信號(hào)變成方波信號(hào)。本發(fā)明中的總線接口模塊以及輸出模塊只送出脈沖數(shù)量即可，應(yīng)用程序把脈沖數(shù)據(jù)轉(zhuǎn)換成時(shí)間。本發(fā)明中的電平轉(zhuǎn)換模塊是利用AD公司的AD8008實(shí)現(xiàn)電平從負(fù)到正的轉(zhuǎn)換，然后利用美國(guó)美芯公司的Max9376實(shí)現(xiàn)LVDS電平的轉(zhuǎn)換。本發(fā)明中的幅值衰減模塊是利用AD公司的AGC8M實(shí)現(xiàn)增益變化，利用ADCMP582 實(shí)現(xiàn)電壓的比較。本發(fā)明中的軟件部分中的驅(qū)動(dòng)軟件主要是FPGA程序，而應(yīng)用程序?qū)儆谏蠈咏涌诔绦?。本發(fā)明中的輸入模塊具有4個(gè)通道，可以同時(shí)對(duì)兩路脈沖間隔進(jìn)行測(cè)量采集，輸入的脈沖電壓為-200V 0V，輸入的脈沖頻率范圍為0. IHz IOOMHz。本發(fā)明可以測(cè)量的脈沖寬度范圍為IOns 20s，測(cè)量時(shí)間間隔范圍為0 80us。本發(fā)明中的輸入模塊使用的連接器為BNC-Q9，lMQ//20pF。本發(fā)明的功耗要求小于5W。本發(fā)明中的幅值衰減模塊主要是把輸入的脈沖電壓衰減到-2V左右。本發(fā)明中的緩沖模塊主要是把經(jīng)過(guò)衰減的脈沖信號(hào)的輸入阻抗提高。本發(fā)明中的電平轉(zhuǎn)換模塊是把要輸入到FPGA測(cè)量功能模塊的脈沖信號(hào)進(jìn)行差分，然后轉(zhuǎn)變成LVDS然后輸入到FPGA測(cè)量功能模塊中。
4
本發(fā)明中的FPGA測(cè)量功能模塊是用來(lái)進(jìn)行脈沖數(shù)據(jù)采集的。本發(fā)明中的晶振模塊是采用高精度恒溫晶振，輸出頻率為10MHz。本發(fā)明中的輸出模塊包含PCI總線，RS232總線，ISA總線。本發(fā)明的高值脈沖間隔數(shù)據(jù)采集裝置可測(cè)量輸入的高值脈沖信號(hào)，具有精度高、 低成本、操作方便、靈活性強(qiáng)、可靠性高等優(yōu)點(diǎn)。


圖1為本發(fā)明的高值脈沖間隔數(shù)據(jù)采集裝置總體結(jié)構(gòu)示意圖。圖2為本發(fā)明的高值脈沖間隔數(shù)據(jù)采集裝置時(shí)序控制圖。圖3為本發(fā)明的高值脈沖間隔數(shù)據(jù)采集裝置中的控制軟件流程圖。圖中，1.輸入模塊 2.幅值衰減模塊 3.緩沖模塊 4.電平轉(zhuǎn)換模塊 5. FPGA測(cè)量功能模塊 6.晶振模塊 7.總線接口模塊以及輸出模塊 8.電源。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步描述。本發(fā)明的高值脈沖間隔數(shù)據(jù)采集裝置，包含硬件部分和控制軟件，硬件部分包含輸入模塊1、幅值衰減模塊2、緩沖模塊3、電平轉(zhuǎn)換模塊4、FPGA測(cè)量功能模塊5、晶振模塊 6、總線接口模塊以及輸出模塊7、電源8，輸入模塊1與用于對(duì)輸入的高值脈沖進(jìn)行電壓衰減的幅值衰減模塊2相連接，幅值衰減模塊2與緩沖模塊3相連接，緩沖模塊3與將脈沖信號(hào)轉(zhuǎn)換成LVDS進(jìn)行傳輸?shù)碾娖睫D(zhuǎn)換模塊4相連接，將利用異或電路把脈沖信號(hào)變成方波信號(hào)的FPGA測(cè)量功能模塊5同時(shí)與幅值衰減模塊2、緩沖模塊3、電平轉(zhuǎn)換模塊4、晶振模塊 6、總線接口模塊以及輸出模塊7 ；硬件部分以FPGA測(cè)量功能模塊5為中心，電源8給整個(gè)裝置提供電壓，脈沖信號(hào)從輸入模塊1輸入，然后通過(guò)幅值衰減模塊2衰減后，通過(guò)電平轉(zhuǎn)換模塊4，進(jìn)入FPGA測(cè)量功能模塊5進(jìn)行測(cè)量，然后通過(guò)總線接口模塊以及輸出模塊7把測(cè)量的數(shù)據(jù)送到PC機(jī)或者其它嵌入式處理系統(tǒng)中，晶振模塊6給系統(tǒng)提供時(shí)鐘信號(hào)；控制軟件包括驅(qū)動(dòng)軟件、應(yīng)用程序，驅(qū)動(dòng)軟件用于驅(qū)動(dòng)硬件部分進(jìn)行工作，對(duì)硬件部分中的寄存器進(jìn)行相應(yīng)的操作，應(yīng)用程序用于在windows系統(tǒng)下的高值脈沖間隔數(shù)據(jù)采集過(guò)程控制。本發(fā)明中的總線接口模塊以及輸出模塊7包括串口總線、PCI總線，ISA總線。上述晶振模塊6為高精度恒溫晶振，用于提供IOMHz時(shí)鐘信號(hào)。上述FPGA測(cè)量功能模塊5中設(shè)置有PLL模塊，用于將IOMHz輸入信號(hào)變成400MHz 的計(jì)數(shù)脈沖信號(hào)。上述輸入模塊1中設(shè)置有四個(gè)脈沖信號(hào)輸入通道。上述電平轉(zhuǎn)換模塊4采用AD公司的AD8008芯片和美國(guó)美芯公司的max9376芯片。上述幅值衰減模塊2采用AD公司的AGC8M芯片和ADCMP582芯片。所述的幅值衰減模塊2對(duì)輸入的高值脈沖進(jìn)行電壓衰減。所述電平轉(zhuǎn)換模塊4把脈沖信號(hào)轉(zhuǎn)換成LVDS進(jìn)行傳輸。所述的FPGA測(cè)量功能模塊5利用異或電路把脈沖信號(hào)變成方波信號(hào)。所述的總線接口模塊以及輸出模塊7只送出脈沖數(shù)量即可，應(yīng)用程序把脈沖數(shù)據(jù)轉(zhuǎn)換成時(shí)間。所述的軟件部分中的驅(qū)動(dòng)軟件主要是FPGA程序，而應(yīng)用程序?qū)儆谏蠈咏涌诔绦?。所述的輸入模塊1具有4個(gè)通道。本發(fā)明中的輸入模塊1的連接器的型號(hào)為BNC-Q9，lMQ//20pF。本發(fā)明中的一種高值脈沖間隔數(shù)據(jù)采集裝置測(cè)量的數(shù)據(jù)是待測(cè)脈沖與基準(zhǔn)脈沖的比較，該基準(zhǔn)脈沖和待測(cè)脈沖的輸入頻率范圍為0. IHz 100MHz，寬度范圍為IOns 20s，時(shí)間間隔范圍為0 80us，輸入電壓為-200V +200V。本發(fā)明中的幅值衰減模塊2先采用分檔衰減，后通過(guò)可調(diào)比較器，重新生成合適電壓范圍的校準(zhǔn)脈沖和待測(cè)脈沖。本發(fā)明中的緩沖模塊3主要是由運(yùn)放組成的，為的是增大輸入阻抗，保證測(cè)量的
可靠性。本發(fā)明中的電平轉(zhuǎn)換模塊4是用來(lái)實(shí)現(xiàn)把單端信號(hào)轉(zhuǎn)換成差分信號(hào)，從而保證測(cè)量的精確度。本發(fā)明中的電平轉(zhuǎn)換模塊4是利用AD公司的AD8008實(shí)現(xiàn)電平從負(fù)到正的轉(zhuǎn)換， 然后利用美國(guó)美芯公司的Max9376實(shí)現(xiàn)LVDS電平的轉(zhuǎn)換。本發(fā)明中的幅值衰減模塊2是利用AD公司的AGC8M實(shí)現(xiàn)增益變化，利用 ADCMP582實(shí)現(xiàn)電壓的比較。本發(fā)明中的FPGA測(cè)量功能模塊5內(nèi)部包含有PLL，頻率放大倍數(shù)為40倍，使得測(cè)量計(jì)數(shù)頻率達(dá)到400MHz，計(jì)數(shù)脈沖周期為2. 5ns。本發(fā)明中的FPGA測(cè)量功能模塊5測(cè)量待測(cè)脈沖與基準(zhǔn)脈沖之間的間隔數(shù)據(jù)是靠比較兩個(gè)脈沖之間的差值獲取的，具體的數(shù)據(jù)就是靠400MHz的脈沖進(jìn)行計(jì)數(shù)產(chǎn)生的。由真值可以得到，本發(fā)明中的兩個(gè)脈沖之間的時(shí)間間隔是在方波狀態(tài)為1的時(shí)候，對(duì)這些狀態(tài)進(jìn)行計(jì)數(shù)即可獲取時(shí)間間隔數(shù)據(jù)。本發(fā)明中的晶振模塊6為FPGA測(cè)量功能模塊5提供晶振時(shí)鐘源信號(hào)，其頻率為 10MHz，選用的是高精度恒溫晶振，保證了測(cè)量的誤差在2. 5ns以內(nèi)。本發(fā)明中的總線接口模塊以及輸出模塊7可以選擇PCI90M芯片組成PCI總線接口，也可以選擇串口芯片構(gòu)成RS232接口，還可以構(gòu)成ISA總線。本發(fā)明中的電源8為系統(tǒng)提供士 12V，士5V，+3. 3V，誤差在5%以內(nèi)。圖2為一種高值脈沖間隔數(shù)據(jù)采集裝置時(shí)序控制圖。本發(fā)明中的FPGA測(cè)量功能模塊5中包含一個(gè)異或電路，同時(shí)加入先進(jìn)入FPGA測(cè)量功能模塊5的波形作為異或參數(shù)，根據(jù)校準(zhǔn)脈沖和待測(cè)脈沖的狀態(tài)可以得到一個(gè)方波， 其真值狀態(tài)如下
校準(zhǔn)脈沖0 1 1 0 11 待測(cè)脈沖O O 1 10 1 方波 0 10 0 10
真值圖如圖2所示，脈沖A的上升沿的時(shí)間為tl，脈沖B的上升沿的實(shí)際為t2，則根據(jù)這個(gè)時(shí)間值可以求得At=t2-tl。由異或得到的波形可以得出At時(shí)間段是為高電平，即異或得出的波形C中的第一個(gè)高電平。在這個(gè)高電平期間利用FPGA測(cè)量功能模塊5進(jìn)行計(jì)數(shù)測(cè)量，可以得出獲取的計(jì)數(shù)個(gè)數(shù)，即可得到脈沖A與脈沖B之間的時(shí)間間隔數(shù)據(jù)。
6
圖3為一種高值脈沖間隔數(shù)據(jù)采集裝置程序流程圖。系統(tǒng)上電開(kāi)始，F(xiàn)PGA測(cè)量功能模塊5準(zhǔn)備接收脈沖信號(hào)，通過(guò)了異或電路或變成脈沖信號(hào)，然后標(biāo)記脈沖信號(hào)的上升沿為校準(zhǔn)脈沖的上升沿時(shí)間，標(biāo)記下降沿為待測(cè)脈沖的上升沿時(shí)間，利用400MHz時(shí)間測(cè)量信號(hào)對(duì)該脈沖進(jìn)行計(jì)數(shù)測(cè)量，得出計(jì)數(shù)個(gè)數(shù)，該個(gè)數(shù)即為測(cè)量的脈沖采集數(shù)據(jù)，把這些數(shù)據(jù)送到總線接口，傳給上位機(jī)即可完成一個(gè)階段的數(shù)據(jù)采集。本發(fā)明中的數(shù)據(jù)在應(yīng)用程序中需要把采集到的脈沖個(gè)數(shù)乘以2. 5ns即為測(cè)量脈沖的間隔數(shù)據(jù)。
權(quán)利要求
1.一種高值脈沖間隔數(shù)據(jù)采集裝置，其特征在于所述的裝置分為硬件部分和控制軟件，硬件部分包含輸入模塊(1)、幅值衰減模塊(2)、緩沖模塊(3)、電平轉(zhuǎn)換模塊(4)、FPGA 測(cè)量功能模塊(5)、晶振模塊(6)、總線接口模塊以及輸出模塊(7)、電源(8)，輸入模塊(1) 與用于對(duì)輸入的高值脈沖進(jìn)行電壓衰減的幅值衰減模塊(2 )相連接，幅值衰減模塊(2 )與緩沖模塊(3)相連接，緩沖模塊(3)與將脈沖信號(hào)轉(zhuǎn)換成LVDS進(jìn)行傳輸?shù)碾娖睫D(zhuǎn)換模塊(4) 相連接，將利用異或電路把脈沖信號(hào)變成方波信號(hào)的FPGA測(cè)量功能模塊(5)同時(shí)與幅值衰減模塊(2 )、緩沖模塊(3 )、電平轉(zhuǎn)換模塊(4)、晶振模塊(6 )、總線接口模塊以及輸出模塊 (7)；硬件部分以FPGA測(cè)量功能模塊(5)為中心，電源(8)給整個(gè)裝置提供電壓，脈沖信號(hào)從輸入模塊(1)輸入，然后通過(guò)幅值衰減模塊(2 )衰減后，通過(guò)電平轉(zhuǎn)換模塊(4 )，進(jìn)入FPGA 測(cè)量功能模塊(5)進(jìn)行測(cè)量，然后通過(guò)總線接口模塊以及輸出模塊(7)把測(cè)量的數(shù)據(jù)送到 PC機(jī)或者其它嵌入式處理系統(tǒng)中，晶振模塊(6)給系統(tǒng)提供時(shí)鐘信號(hào)；控制軟件包括驅(qū)動(dòng)軟件、應(yīng)用程序，驅(qū)動(dòng)軟件用于驅(qū)動(dòng)硬件部分進(jìn)行工作，對(duì)硬件部分中的寄存器進(jìn)行相應(yīng)的操作，應(yīng)用程序用于在windows系統(tǒng)下的高值脈沖間隔數(shù)據(jù)采集過(guò)程控制。
2.根據(jù)權(quán)利要求1所述的高值脈沖間隔數(shù)據(jù)采集裝置，其特征在于所述的總線接口模塊以及輸出模塊(7)包括串口總線、PCI總線，ISA總線。
3.根據(jù)權(quán)利要求1所述的高值脈沖間隔數(shù)據(jù)采集裝置，其特征在于所述的晶振模塊 (6)為高精度恒溫晶振，用于提供IOMHz時(shí)鐘信號(hào)。
4.根據(jù)權(quán)利要求1所述的一種高值脈沖間隔數(shù)據(jù)采集裝置，其特征在于所述的FPGA 測(cè)量功能模塊(5)中設(shè)置有PLL模塊，用于將IOMHz輸入信號(hào)變成400MHz的計(jì)數(shù)脈沖信號(hào)。
5.根據(jù)權(quán)利要求1所述的一種高值脈沖間隔數(shù)據(jù)采集裝置，其特征在于所述的輸入模塊(1)中設(shè)置有四個(gè)脈沖信號(hào)輸入通道。
6.根據(jù)權(quán)利要求1所述的一種高值脈沖間隔數(shù)據(jù)采集裝置，其特征在于所述的電平轉(zhuǎn)換模塊(4)采用AD公司的AD8008芯片和美國(guó)美芯公司的max9376芯片。
7.根據(jù)權(quán)利要求1所述的一種高值脈沖間隔數(shù)據(jù)采集裝置，其特征在于所述的幅值衰減模塊(2)采用AD公司的AGC8M芯片和ADCMP582芯片。
全文摘要
本發(fā)明提供了一種高值脈沖間隔數(shù)據(jù)采集裝置，包括硬件部分和控制軟件，硬件部分以FPGA測(cè)量功能模塊為中心，脈沖信號(hào)從輸入模塊輸入，然后通過(guò)幅值衰減模塊衰減后，通過(guò)電平轉(zhuǎn)換模塊，進(jìn)入FPGA測(cè)量功能模塊進(jìn)行測(cè)量，然后通過(guò)總線接口模塊以及輸出模塊把測(cè)量的數(shù)據(jù)送到PC機(jī)或者其它嵌入式系統(tǒng)中，晶振模塊給系統(tǒng)提供時(shí)鐘信號(hào)；控制軟件包括驅(qū)動(dòng)軟件、應(yīng)用程序，驅(qū)動(dòng)軟件用于驅(qū)動(dòng)硬件部分進(jìn)行工作，對(duì)硬件部分中的寄存器進(jìn)行相應(yīng)的操作，應(yīng)用程序用于在windows系統(tǒng)下的高值脈沖間隔數(shù)據(jù)采集過(guò)程控制。本發(fā)明的裝置具有精度高、低成本、操作方便、靈活性強(qiáng)、可靠性高等優(yōu)點(diǎn)。
文檔編號(hào)G04F10/00GK102243474SQ201110189778
公開(kāi)日2011年11月16日 申請(qǐng)日期2011年7月8日 優(yōu)先權(quán)日2011年7月8日
發(fā)明者嚴(yán)發(fā)寶, 仲麗萍, 周建平, 周玉昆, 張文娟, 陳偉, 陳先玉, 黃銳 申請(qǐng)人:四川省綿陽(yáng)西南自動(dòng)化研究所