振蕩停止檢測(cè)電路以及電子設(shè)備的制作方法
【專利摘要】本發(fā)明提供振蕩停止檢測(cè)電路以及電子設(shè)備。無(wú)論輸入信號(hào)停止在高電平、低電平中的哪一個(gè)都能夠檢測(cè)出振蕩停止，能夠準(zhǔn)確地測(cè)定振蕩停止檢測(cè)時(shí)間，減少消耗電流。振蕩停止檢測(cè)電路具備：脈沖生成電路，其與從輸入端子輸入的振蕩信號(hào)同步地輸出單觸發(fā)脈沖；電容，其一個(gè)端子與第1電源端子連接，另一個(gè)端子與輸出端子連接；恒流電路，其與上述第1電源端子以及電容的另一個(gè)端子連接；以及開(kāi)關(guān)電路，其連接在脈沖生成電路的輸出端子與電容的另一個(gè)端子之間，通過(guò)單觸發(fā)脈沖使電容的另一個(gè)端子與第2電源端子連接。
【專利說(shuō)明】振蕩停止檢測(cè)電路以及電子設(shè)備
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及在內(nèi)置有振蕩電路的電子設(shè)備中檢測(cè)振蕩電路的振蕩停止的狀態(tài)的振蕩停止檢測(cè)電路。
【背景技術(shù)】
[0002]在內(nèi)置有振蕩電路的電子設(shè)備中，有時(shí)設(shè)置判定振蕩電路是否正常振蕩的振蕩停止檢測(cè)電路，在振蕩停止的情況下，立即重新開(kāi)啟振蕩電路或者使系統(tǒng)復(fù)位。
[0003]圖4示出現(xiàn)有的振蕩停止檢測(cè)電路的電路圖?，F(xiàn)有的振蕩停止檢測(cè)電路由反相器
10、11、12、NM0S晶體管20、PMOS晶體管30、電容40、正的電源端子1、輸入端子3、恒壓端子4和輸出端子7構(gòu)成。將反相器10的輸出設(shè)為節(jié)點(diǎn)B，將反相器12的輸入設(shè)為節(jié)點(diǎn)C。
[0004]圖5是示出現(xiàn)有的振蕩停止檢測(cè)電路的工作的時(shí)序圖。對(duì)輸入端子3輸入振蕩信號(hào)IN，經(jīng)由反相器10對(duì)節(jié)點(diǎn)B輸出與振蕩信號(hào)IN反相的信號(hào)。當(dāng)振蕩信號(hào)IN是低電平時(shí)，節(jié)點(diǎn)B成為高電平，使NMOS晶體管20導(dǎo)通，向電容40充入電荷使節(jié)點(diǎn)C成為低電平。對(duì)恒壓端子4輸入恒壓Vref，在振蕩信號(hào)IN是高電平時(shí)，節(jié)點(diǎn)B成為低電平，使NMOS晶體管20截止，電容40釋放電荷使節(jié)點(diǎn)C的電壓上升。在振蕩信號(hào)IN具有高電平、低電平的振幅的情況下，節(jié)點(diǎn)C反復(fù)電容40的充電放電，經(jīng)由反相器12向輸出端子7的信號(hào)STOPX輸出高電平的信號(hào)。當(dāng)振蕩信號(hào)IN的振蕩停止而成為低電平的信號(hào)時(shí)，節(jié)點(diǎn)C電壓繼續(xù)上升，當(dāng)超過(guò)反相器12的反轉(zhuǎn)電平時(shí)，反相器12的輸出反轉(zhuǎn)，從輸出端子7輸出低電平的信號(hào)。這樣，能夠檢測(cè)出振蕩信號(hào)IN的振蕩停止的情況(例如，參照專利文獻(xiàn)I)。
[0005]專利文獻(xiàn)1:日本特開(kāi)2005-252873號(hào)公報(bào)
[0006]但是，現(xiàn)有的振蕩停止檢測(cè)電路存在這樣的問(wèn)題:在向輸入端子3輸入由分頻電路等對(duì)振蕩電路的源振進(jìn)行分頻后的信號(hào)的情況下，無(wú)法知道振蕩電路的源振停止時(shí)輸入端子3停止在高電平、低電平中的哪一方，無(wú)法檢測(cè)到振蕩停止。另外，還難以準(zhǔn)確地測(cè)定從振蕩電路停止到向輸出端子7輸出信號(hào)的振蕩停止檢測(cè)時(shí)間。此外，還存在這樣的問(wèn)題:在輸入端子3為低電平時(shí)，從PMOS晶體管30向NMOS晶體管20、反相器11的NMOS晶體管流過(guò)電流，消耗電流較大。

【發(fā)明內(nèi)容】

[0007]本發(fā)明是為了解決以上這樣的問(wèn)題而完成的，可實(shí)現(xiàn)這樣的技術(shù):無(wú)論輸入端子是高電平、低電平中的哪一個(gè)信號(hào)，都能夠檢測(cè)出振蕩停止，并能夠準(zhǔn)確地測(cè)定振蕩停止檢測(cè)時(shí)間，減少消耗電流。
[0008]為了解決現(xiàn)有的問(wèn)題，本發(fā)明的振蕩停止檢測(cè)電路采用以下這樣的結(jié)構(gòu)。
[0009]該振蕩停止檢測(cè)電路具備:脈沖生成電路，其與從輸入端子輸入的振蕩信號(hào)同步地輸出單觸發(fā)脈沖；電容，其一個(gè)端子與第I電源端子連接，另一個(gè)端子與輸出端子連接；恒流電路，其連接在上述第I電源端子與電容的另一個(gè)端子之間；以及開(kāi)關(guān)電路，其連接在脈沖生成電路的輸出端子與電容的另一個(gè)端子之間，通過(guò)單觸發(fā)脈沖使電容的另一個(gè)端子與第2電源端子連接。
[0010]發(fā)明效果
[0011]根據(jù)本發(fā)明，無(wú)論輸入信號(hào)停止在高電平、低電平中的哪一個(gè)都能夠檢測(cè)出振蕩停止，能夠準(zhǔn)確地測(cè)定振蕩停止檢測(cè)時(shí)間，能夠減少消耗電流。
【專利附圖】

【附圖說(shuō)明】
[0012]圖1是第I實(shí)施方式的振蕩停止檢測(cè)電路的電路圖。
[0013]圖2是說(shuō)明第I實(shí)施方式的工作的時(shí)序圖。
[0014]圖3是第2實(shí)施方式的振蕩停止檢測(cè)電路的電路圖。
[0015]圖4是現(xiàn)有的振蕩停止檢測(cè)電路的電路圖。
[0016]圖5是說(shuō)明現(xiàn)有的振蕩停止檢測(cè)電路的工作的時(shí)序圖。
[0017]標(biāo)號(hào)說(shuō)明
[0018]11、12、13反相電路；14N0R (或非)電路；150R (非)電路;50脈沖生成電路?！揪唧w實(shí)施方式】
[0019]以下，參照附圖來(lái)說(shuō)明本實(shí)施方式。
[0020][實(shí)施例]
[0021]〈第I實(shí)施方式〉
[0022]圖1是示出第I實(shí)施方式的振蕩停止檢測(cè)電路的電路圖。第I實(shí)施方式的振蕩停止檢測(cè)電路包括脈沖生成電路50、反相器11、12、NMOS晶體管20、21、PMOS晶體管30、31、電容40、正的電源端子1、負(fù)的電源端子2、輸入端子3、恒壓端子4、測(cè)試端子5、6和輸出端子
7。脈沖生成電路50包括反相器13、N0R電路14和電容41。將反相器13的輸出設(shè)為節(jié)點(diǎn)A，將NOR電路14的輸出設(shè)為節(jié)點(diǎn)B，將反相器12的輸入設(shè)為節(jié)點(diǎn)C。
[0023]反相器13的輸入與輸入端子3連接,輸出與NOR電路14的第一輸入以及電容41的一個(gè)端子連接。電容41的另一個(gè)端子與正的電源端子I連接。NOR電路14的第二輸入與輸入端子3連接，輸出與反相器11的輸入以及NMOS晶體管20的柵極連接。NMOS晶體管20的源極與反相器11的輸出連接，漏極與反相器12的輸入連接。PMOS晶體管30的柵極與恒壓端子4連接，源極與PMOS晶體管31的漏極連接，漏極與反相器12的輸入連接。PMOS晶體管31的柵極與測(cè)試端子5連接，源極與正的電源端子I連接。NMOS晶體管21的柵極與測(cè)試端子6連接，漏極與反相器12的輸入以及電容40的一個(gè)端子連接，源極與負(fù)的電源端子2連接。電容40的另一個(gè)端子與正的電源端子I連接。反相器12的輸出與輸出端子7連接。
[0024]對(duì)第I實(shí)施方式的振蕩停止檢測(cè)電路的工作進(jìn)行說(shuō)明。輸入端子3被輸入振蕩信號(hào)IN,輸出端子7輸出信號(hào)ST0PX。恒壓端子4被輸入電壓Vref,測(cè)試端子5、6同樣地被輸入信號(hào)TEST。圖2是說(shuō)明第I實(shí)施方式的振蕩停止檢測(cè)電路的工作的時(shí)序圖。當(dāng)在時(shí)間Tl振蕩信號(hào)IN成為高電平時(shí)，由于電容41而產(chǎn)生延遲，在經(jīng)過(guò)了延遲時(shí)間的時(shí)間T2，節(jié)點(diǎn)A成為低電平。當(dāng)在時(shí)間T3振蕩信號(hào)IN成為低電平時(shí)，由于電容41而產(chǎn)生延遲，在經(jīng)過(guò)了延遲時(shí)間的時(shí)間T4，節(jié)點(diǎn)A成為高電平。僅在振蕩信號(hào)IN和節(jié)點(diǎn)A都是低電平的時(shí)間T3至?xí)r間T4，節(jié)點(diǎn)B成為高電平，生成單觸發(fā)脈沖(I 3 〃卜/07)。在節(jié)點(diǎn)B是高電平時(shí)，NMOS晶體管20導(dǎo)通，對(duì)電容40進(jìn)行充電，節(jié)點(diǎn)C被充電至負(fù)的電源端子2的電壓VSS。信號(hào)TEST成為低電平，當(dāng)節(jié)點(diǎn)B成為低電平時(shí)，通過(guò)恒壓Vref和PMOS晶體管30所產(chǎn)生的恒流使電容41的電荷釋放。這樣，通過(guò)振蕩信號(hào)IN反復(fù)高電平、低電平的信號(hào)，由此使電容40反復(fù)充放電，節(jié)點(diǎn)C未超過(guò)反相器12的反轉(zhuǎn)電平，從信號(hào)STOPX輸出高電平。
[0025]當(dāng)在時(shí)間T5振蕩信號(hào)IN停止在低電平時(shí)，在電容41導(dǎo)致的延遲時(shí)間T6之前，對(duì)節(jié)點(diǎn)C進(jìn)行充電。但是，之后因?yàn)楣?jié)點(diǎn)B不成為高電平，所以，由于來(lái)自PMOS晶體管30的恒流，電容41的電荷繼續(xù)放電，節(jié)點(diǎn)C的電壓達(dá)到反相器12的閾值電壓，在時(shí)間T7，信號(hào)STOPX成為低電平。這樣，能夠檢測(cè)出振蕩信號(hào)IN的振蕩停止的情況。當(dāng)振蕩信號(hào)IN停止在高電平時(shí)，在電容41導(dǎo)致的延遲之后，節(jié)點(diǎn)A —直為低電平，節(jié)點(diǎn)B也一直為低電平。之后因?yàn)楣?jié)點(diǎn)B不成為高電平，所以由于來(lái)自PMOS晶體管30的恒流，電容41的電荷繼續(xù)放電，節(jié)點(diǎn)C的電壓達(dá)到反相器12的閾值電壓，STOPX成為低電平。這樣，即使振蕩信號(hào)IN停止在高電平也能夠檢測(cè)出振蕩停止的情況。另外，無(wú)論振蕩信號(hào)IN在高電平、低電平中的哪一個(gè)狀態(tài)下停止都必然能夠檢測(cè)出停止?fàn)顟B(tài)，所以無(wú)論在哪種情況下都能夠測(cè)定振蕩停止檢測(cè)時(shí)間。
[0026]在振蕩信號(hào)IN的振蕩停止的狀態(tài)下，當(dāng)信號(hào)TEST成為高電平時(shí)，節(jié)點(diǎn)C強(qiáng)制地成為低電平，STOPX成為高電平。當(dāng)在該狀態(tài)下將信號(hào)TEST設(shè)為低電平時(shí)，由PMOS晶體管30開(kāi)始恒流放電，成為與圖2的時(shí)間T6?T7相同的工作，能夠測(cè)定振蕩停止檢測(cè)時(shí)間。在此情況下，因?yàn)椴淮嬖趶恼袷幍脑凑裢Ｖ沟浇?jīng)由分頻部分而信號(hào)IN停止為止的期間，所以能夠更準(zhǔn)確地進(jìn)行測(cè)定。
[0027]因?yàn)樵跁r(shí)間T3至?xí)r間T4的節(jié)點(diǎn)C的充電期間中還存在PMOS晶體管30的放電，所以從正的電源端子I起在PMOS晶體管31、PM0S晶體管30、NMOS晶體管20、反相器11的NMOS晶體管、負(fù)的電源端子2的路徑中消耗電流，但與現(xiàn)有技術(shù)相比，充電期間變短，因此能夠削減消耗電流。
[0028]此外，為了檢測(cè)振蕩停止而使用脈沖生成電路進(jìn)行了說(shuō)明，但不限于此結(jié)構(gòu)，只要是無(wú)論振蕩的源振停止在高電平或低電平中的哪一個(gè)都能夠檢測(cè)出振蕩停止的結(jié)構(gòu)，則可以是任意的結(jié)構(gòu)。
[0029]根據(jù)以上內(nèi)容，第I實(shí)施方式的振蕩停止檢測(cè)電路無(wú)論振蕩信號(hào)停止在高電平、低電平中的哪一個(gè)都能夠檢測(cè)出振蕩停止，能夠測(cè)定振蕩停止檢測(cè)時(shí)間。另外，電容40的充電期間短，所以能夠削減消耗電流。
[0030]〈第2實(shí)施方式>
[0031]圖3是示出第2實(shí)施方式的振蕩停止檢測(cè)電路的電路圖。與第I實(shí)施方式的不同之處是追加了 OR電路15。OR電路15的第一輸入與測(cè)試端子5連接，第二輸入與NOR電路14的輸出連接，輸出與PMOS晶體管31的柵極連接。其它與第I實(shí)施方式相同。
[0032]對(duì)第2實(shí)施方式的振蕩停止檢測(cè)電路的工作進(jìn)行說(shuō)明。第2實(shí)施方式的振蕩停止檢測(cè)電路的時(shí)序圖與圖2的第I實(shí)施方式的振蕩停止檢測(cè)電路的時(shí)序圖相同。當(dāng)在時(shí)間T3節(jié)點(diǎn)B成為高電平時(shí)，NMOS晶體管20導(dǎo)通，開(kāi)始電容40的充電。另外，OR電路15的輸出成為高電平，使PMOS晶體管31截止。這樣，在時(shí)間T4之前，PMOS晶體管31截止，在電容40的充電期間中，防止從正的電源端子I流過(guò)電流，能夠削減消耗電流。其它工作與第I實(shí)施方式相同。[0033]此外，為了檢測(cè)振蕩停止而使用脈沖生成電路進(jìn)行了說(shuō)明，但不限于此結(jié)構(gòu)，只要是無(wú)論振蕩的源振停止在高電平或低電平中的哪一個(gè)都能夠檢測(cè)出振蕩停止的結(jié)構(gòu)，則可以是任意的結(jié)構(gòu)。另外，為了削減消耗電流而使用OR電路15和PMOS晶體管31進(jìn)行了說(shuō)明，但只要是能夠削減消耗電流的結(jié)構(gòu)，則不限于該結(jié)構(gòu)，可以是任意的結(jié)構(gòu)。
[0034]如上所述，第2實(shí)施方式的振蕩停止檢測(cè)電路無(wú)論振蕩信號(hào)停止在高電平、低電平中的哪一個(gè)都能夠檢測(cè)出振蕩停止，能夠測(cè)定振蕩停止檢測(cè)時(shí)間。另外，在電容40的充電期間中，防止從正的電源端子I流過(guò)電流，能夠削減消耗電流。
[0035]此外，本發(fā)明的振蕩停止檢測(cè)電路例如可應(yīng)用于需要低消耗電流化的如電子鐘表那樣的內(nèi)置有振蕩電路的電子設(shè)備中。振蕩停止檢測(cè)電路因?yàn)橄碾娏魃偾夷軌驕?zhǔn)確地檢測(cè)出振蕩電路的振蕩停止，所以電子設(shè)備能夠低消耗電流且穩(wěn)定地工作。
【權(quán)利要求】
1.一種振蕩停止檢測(cè)電路，其特征在于，該振蕩停止檢測(cè)電路具備: 脈沖生成電路，其與從輸入端子輸入的振蕩信號(hào)同步地輸出單觸發(fā)脈沖； 電容，其一個(gè)端子與第I電源端子連接，另一個(gè)端子與輸出端子連接； 恒流電路，其與所述第I電源端子以及所述電容的另一個(gè)端子連接；以及第I開(kāi)關(guān)電路，其連接在所述脈沖生成電路的輸出端子與所述電容的另一個(gè)端子之間，通過(guò)所述單觸發(fā)脈沖使所述電容的另一個(gè)端子與第2電源端子連接。
2.根據(jù)權(quán)利要求1所述的振蕩停止檢測(cè)電路,其特征在于， 在所述第I電源端子與所述恒流電路之間具有第2開(kāi)關(guān)電路， 在所述第I開(kāi)關(guān)電路接通時(shí)，所述第2開(kāi)關(guān)電路斷開(kāi)。
3.—種電子設(shè)備，其特征在于，該電子設(shè)備具備: 振蕩電路；以及 權(quán)利要求1所述的振蕩停止檢測(cè)電路，其檢測(cè)所述振蕩電路輸出的振蕩信號(hào)的振蕩停止。
【文檔編號(hào)】G04G3/00GK104009737SQ201410061340
【公開(kāi)日】2014年8月27日 申請(qǐng)日期:2014年2月24日 優(yōu)先權(quán)日:2013年2月25日
【發(fā)明者】渡邊考太郎, 見(jiàn)谷真 申請(qǐng)人:精工電子有限公司