專利名稱:時(shí)鐘信號(hào)處理裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及信號(hào)處理領(lǐng)域，尤其涉及一種時(shí)鐘信號(hào)處理裝置。
背景技術(shù)：
精密時(shí)間是科學(xué)研究、科學(xué)實(shí)驗(yàn)和工程技術(shù)諸方面的基本物理參量。它為一切動(dòng)力學(xué)系統(tǒng)和時(shí)序過(guò)程的測(cè)量和定量研究提供了必不可少的時(shí)基坐標(biāo)。精密授時(shí)在以通信、電力、控制等工業(yè)領(lǐng)域和國(guó)防領(lǐng)域有著廣泛和重要的應(yīng)用，現(xiàn)代武器實(shí)(試)驗(yàn)、戰(zhàn)爭(zhēng)需要它保障，智能化交通運(yùn)輸系統(tǒng)的建立和數(shù)字化地球的實(shí)現(xiàn)需要精密授時(shí)來(lái)支持。
現(xiàn)代社會(huì)正向數(shù)字化、信息化方向高速發(fā)展，在這一過(guò)程中，往往對(duì)設(shè)備的性能、可靠性、體積提出更高的要求。在精密授時(shí)領(lǐng)域，傳統(tǒng)方法是用小型化器件堆積來(lái)共同完成各種信號(hào)處理的，這給整個(gè)系統(tǒng)的可靠性與可維護(hù)性帶來(lái)很多不利因素，同時(shí)設(shè)備的體積 也很難做到小型化，在使用上也很大的局限性。

發(fā)明內(nèi)容
鑒于上述現(xiàn)有技術(shù)所存在的問(wèn)題，本實(shí)用新型提供了一種時(shí)鐘信號(hào)處理裝置，以實(shí)現(xiàn)對(duì)衛(wèi)星授時(shí)領(lǐng)域的各種時(shí)鐘信號(hào)的處理。
本實(shí)用新型的目的是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)的
一種時(shí)鐘信號(hào)處理裝置，由信號(hào)處理單元、衛(wèi)星信號(hào)接收機(jī)、信號(hào)輸入單元、信號(hào)輸出單元、時(shí)鐘產(chǎn)生及控制單元、存儲(chǔ)單元、對(duì)外顯示和通訊接口單元組成，所述衛(wèi)星信號(hào)接收機(jī)、信號(hào)輸入單元、信號(hào)輸出單元、時(shí)鐘產(chǎn)生及控制單元、存儲(chǔ)單元、對(duì)外顯示和通訊接口單元均和信號(hào)處理單元相連，所述衛(wèi)星信號(hào)接收機(jī)、信號(hào)輸入單元、信號(hào)輸出單元、時(shí)鐘產(chǎn)生及控制單元、存儲(chǔ)單元、對(duì)外顯示和通訊接口單元互相之間不相連。
由上述本實(shí)用新型提供的技術(shù)方案可以看出，本實(shí)用新型可以滿足衛(wèi)星授時(shí)領(lǐng)域常見(jiàn)的時(shí)鐘信號(hào)處理，極大地降低了相關(guān)設(shè)計(jì)的復(fù)雜度。并能通過(guò)信號(hào)輸出單元對(duì)信號(hào)進(jìn)行驅(qū)動(dòng)輸出，通過(guò)對(duì)外顯示和通訊接口單元進(jìn)行顯示和方便靈活的控制。


為了更清楚地說(shuō)明本實(shí)用新型的技術(shù)方案，下面對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹。
圖I為本實(shí)用新型所述的時(shí)鐘信號(hào)處理裝置的具體結(jié)構(gòu)圖；
圖2為本實(shí)用新型所述的時(shí)鐘信號(hào)處理裝置的一種具體實(shí)現(xiàn)方式示意圖；
圖3為本實(shí)用新型所述的信號(hào)處理單元的一種具體實(shí)現(xiàn)方式示意圖。
具體實(shí)施方式
本實(shí)用新型的目的是通過(guò)采用可編程片上系統(tǒng)Sopc技術(shù)，在單片F(xiàn)PGA (FieldProgrammable Gate Array,現(xiàn)場(chǎng)可編程門陣列)內(nèi)部實(shí)現(xiàn)對(duì)衛(wèi)星授時(shí)領(lǐng)域的各種時(shí)鐘信號(hào)的處理，并能通過(guò)信號(hào)輸出單元對(duì)信號(hào)進(jìn)行驅(qū)動(dòng)輸出，通過(guò)對(duì)外顯示和通訊接口單元進(jìn)行顯示和方便靈活的控制。
本實(shí)用新型所述的時(shí)鐘信號(hào)處理裝置的具體結(jié)構(gòu)圖如圖I所示由衛(wèi)星信號(hào)接收機(jī)、信號(hào)處理單元、信號(hào)輸入單元、信號(hào)輸出單元、時(shí)鐘產(chǎn)生及控制單元、存儲(chǔ)器單元、對(duì)外顯示及通訊單元組成。整個(gè)裝置以信號(hào)處理單元為核心，其它各電路單元衛(wèi)星信號(hào)接收機(jī)、信號(hào)輸入單元、信號(hào)輸出單元、時(shí)鐘產(chǎn)生及控制單元、存儲(chǔ)單元、對(duì)外顯示和通訊接口單元均和信號(hào)處理單元相連，所述衛(wèi)星信號(hào)接收機(jī)、信號(hào)輸入單元、信號(hào)輸出單元、時(shí)鐘產(chǎn)生及控制單元、存儲(chǔ)單元、對(duì)外顯示和通訊接口單元互相之間不相連。由信號(hào)處理單元來(lái)控制其它各單元電路的工作，實(shí)現(xiàn)衛(wèi)星授時(shí)領(lǐng)域的相關(guān)時(shí)鐘信號(hào)的處理。
本實(shí)用新型所述的時(shí)鐘信號(hào)處理裝置的一種具體實(shí)現(xiàn)方式示意圖如圖2所示，
信號(hào)處理單兀由一個(gè)單片的FPGA(Field — Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)來(lái)實(shí)現(xiàn)，F(xiàn)PGA內(nèi)部嵌入Nios II軟核處理器，硬件電路部分大大簡(jiǎn)化，集成度和 可靠性大大提高，利于實(shí)現(xiàn)設(shè)備的小型化。
衛(wèi)星信號(hào)接收機(jī)為GPS (Global Positioning System,全球定位系統(tǒng))/北斗接收機(jī)，GPS/北斗接收機(jī)電路通過(guò)接收外部的衛(wèi)星信號(hào)，對(duì)信號(hào)處理單元提供可靠的時(shí)間信息和PPS信號(hào)。
信號(hào)輸入單兀米用IRIG-B (Inter Range Instrumentation Group FormatB 革巴場(chǎng)儀器組格式B碼)輸入通道電路來(lái)實(shí)現(xiàn)。信號(hào)輸入單元完成對(duì)外部輸入的IRIG-B信號(hào)前端調(diào)理，將該信號(hào)傳輸給信號(hào)處理單位。
信號(hào)輸出單元采用PPS (Pulse Per Second秒脈沖)和IRIG-B碼的輸出通道電路。
存儲(chǔ)器單元采用具有I片CFI (Common Flash Interface通用閃存接口)接口的FLASH 存儲(chǔ)器電路實(shí)現(xiàn)。由 2 片 SDRAM (Synchronous DynamicRandom Access Memory,同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)和I片F(xiàn)LASH組成，2片SDRAM存儲(chǔ)器掛接在FPGA外部，組成32位的SDRAM存儲(chǔ)器接口電路，給系統(tǒng)提供足夠的內(nèi)存。I片F(xiàn)LASH存儲(chǔ)器掛接在FPGA外部，存儲(chǔ)了系統(tǒng)中FPGA的邏輯配置代碼和Nios II的軟件程序。
時(shí)鐘產(chǎn)生及控制單元采用DAC (Digital Analog Converter數(shù)字模擬轉(zhuǎn)換器)和0CX0 (Oven Controlled Crystal Oscillator,恒溫晶體振蕩器)高穩(wěn)晶振實(shí)現(xiàn)。具體的時(shí)鐘控制產(chǎn)生電路可以由一個(gè)24位的DAC和一個(gè)0CX0高穩(wěn)晶振組成的閉合環(huán)路構(gòu)成，在Nios II處理器的控制下，通過(guò)高分辨率的DAC來(lái)微調(diào)0CX0的頻率，確保0CX0輸出的時(shí)鐘
信號(hào)穩(wěn)定。
對(duì)外顯示和通訊接口單元主要是提供一個(gè)良好的人機(jī)交互功能，確保用戶對(duì)時(shí)鐘信號(hào)處理板進(jìn)行有效的控制。
上述信號(hào)處理單元的一種具體實(shí)現(xiàn)方式示意圖如圖3所示。內(nèi)部主要由Nios II軟核處理器、CFI控制器、SDRAM控制器、串行通訊控制器、IRIG-B解碼器、時(shí)鐘管理單元DCM(Digital Clock Manage 數(shù)字時(shí)鐘管理單兀)、DAC (Digital Analog Converter 數(shù)字模擬轉(zhuǎn)換器)控制器、顯示控制器、PPS/IRIG-B產(chǎn)生器構(gòu)成。Nios II作為系統(tǒng)的主控制器，完成的主要工作有提供對(duì)各外設(shè)必要的控制、獲取外部接收機(jī)輸出的時(shí)間位置等信息、提供對(duì)外通訊功能、實(shí)現(xiàn)智能的時(shí)鐘控制算法保證時(shí)鐘信號(hào)穩(wěn)定；CFI控制器用于控制外部的CFI接口 FLASH ;SDRAM控制器用于控制外部的SDRAM ;串行通訊控制器實(shí)現(xiàn)和外部GPS/北斗接收機(jī)的通訊；IRIG-B解碼器實(shí)現(xiàn)外部輸入的IRIG-B解碼；時(shí)鐘管理單元接收外部OCXO輸出的時(shí)鐘，為系統(tǒng)內(nèi)各個(gè)部件提供時(shí)鐘，其中Nios II處理器和外部的SDRAM工作于IOOMhz的時(shí)鐘下，其他模塊工作于IOMhz的時(shí)鐘下；DAC控制器用于控制時(shí)鐘控制產(chǎn)生單元的DAC輸出；顯示控制器給外部顯示接口提供控制功能、PPS/IRIG-B產(chǎn)生器提供相應(yīng)的時(shí)鐘信號(hào)產(chǎn)生功能。
綜上所述，本實(shí)用新型可以滿足衛(wèi)星授時(shí)領(lǐng)域常見(jiàn)的時(shí)鐘信號(hào)處理，極大地降低了相關(guān)設(shè)計(jì)的復(fù)雜度。并能通過(guò)信號(hào)輸出單元對(duì)信號(hào)進(jìn)行驅(qū)動(dòng)輸出，通過(guò)對(duì)外顯示和通訊接口單元進(jìn)行顯示和方便靈活的控制。
信號(hào)處理單元由一個(gè)單片的FPGA來(lái)實(shí)現(xiàn)，F(xiàn)PGA內(nèi)部嵌入Nios II軟核處理器，硬件電路部分大大簡(jiǎn)化，集成度和可靠性大大提高，利于實(shí)現(xiàn)設(shè)備的小型化。
以上所述時(shí)鐘信號(hào)處理裝置，僅為本實(shí)用新型較佳的具體實(shí)施方式
與有代表性的具體實(shí)施方式
，同時(shí)所述基于Nios II的時(shí)鐘信號(hào)處理板的結(jié)構(gòu)也僅是有代表性的結(jié)構(gòu)；但本實(shí)用新型的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域：
的技術(shù)人員在本實(shí)用新型揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍之內(nèi)。因此，本實(shí)用新型的保護(hù)范圍應(yīng)該以權(quán)利要求
書(shū)的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種時(shí)鐘信號(hào)處理裝置，其特征在于，由信號(hào)處理單元、衛(wèi)星信號(hào)接收機(jī)、信號(hào)輸入單元、信號(hào)輸出單元、時(shí)鐘產(chǎn)生及控制單元、存儲(chǔ)單元、對(duì)外顯示和通訊接口單元組成,所述衛(wèi)星信號(hào)接收機(jī)、信號(hào)輸入單元、信號(hào)輸出單元、時(shí)鐘產(chǎn)生及控制單元、存儲(chǔ)單元、對(duì)外顯示和通訊接口單元均和信號(hào)處理單元相連，所述衛(wèi)星信號(hào)接收機(jī)、信號(hào)輸入單元、信號(hào)輸出單元、時(shí)鐘產(chǎn)生及控制單元、存儲(chǔ)單元、對(duì)外顯示和通訊接口單元互相之間不相連。
2.根據(jù)權(quán)利要求
I所述的時(shí)鐘信號(hào)處理裝置，其特征在于，所述的信號(hào)處理單元通過(guò)現(xiàn)場(chǎng)可編程門陣列FPGA來(lái)實(shí)現(xiàn)。
3.根據(jù)權(quán)利要求
2所述的時(shí)鐘信號(hào)處理裝置，其特征在于，所述的FPGA由NiosII軟核處理器、通用閃存接口 CFI控制器、同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAM控制器、串行通訊控制器、靶場(chǎng)儀器組格式B碼IRIG-B解碼器、時(shí)鐘管理單元DCM、數(shù)字模擬轉(zhuǎn)換器DAC控制器、顯示 控制器、秒脈沖PPS/IRIG-B產(chǎn)生器構(gòu)成。
4.根據(jù)權(quán)利要求
I或2或3所述的時(shí)鐘信號(hào)處理裝置，其特征在于，所述的衛(wèi)星信號(hào)接收機(jī)為全球定位系統(tǒng)GPS/北斗接收機(jī)。
5.根據(jù)權(quán)利要求
I或2或3所述的時(shí)鐘信號(hào)處理裝置，其特征在于，所述的信號(hào)輸入單元采用IRIG-B輸入通道電路來(lái)實(shí)現(xiàn)。
6.根據(jù)權(quán)利要求
I或2或3所述的時(shí)鐘信號(hào)處理裝置，其特征在于，所述的信號(hào)輸出單元采用PPS和IRIG-B碼的輸出通道電路。
7.根據(jù)權(quán)利要求
I或2或3所述的時(shí)鐘信號(hào)處理裝置，其特征在于，所述的存儲(chǔ)單元采用SDRAM和具有CFI接口的FLASH存儲(chǔ)器電路實(shí)現(xiàn)。
8.根據(jù)權(quán)利要求
I或2或3所述的時(shí)鐘信號(hào)處理裝置，其特征在于，所述的時(shí)鐘產(chǎn)生及控制單元采用DAC和恒溫晶體振蕩器OCXO高穩(wěn)晶振實(shí)現(xiàn)。
專利摘要
本實(shí)用新型所述的基于NiosII的時(shí)鐘信號(hào)處理裝置，由信號(hào)處理單元、衛(wèi)星信號(hào)接收機(jī)、信號(hào)輸入單元、信號(hào)輸出單元、時(shí)鐘產(chǎn)生及控制單元、存儲(chǔ)單元、對(duì)外顯示和通訊接口單元組成。整個(gè)系統(tǒng)以信號(hào)處理單元為核心，其它單元電路都直接和信號(hào)處理電路相連，實(shí)現(xiàn)對(duì)衛(wèi)星授時(shí)領(lǐng)域的相關(guān)時(shí)鐘信號(hào)的處理。信號(hào)處理單元由一個(gè)單片的FPGA來(lái)實(shí)現(xiàn)，F(xiàn)PGA內(nèi)部嵌入NiosII軟核處理器，硬件電路部分大大簡(jiǎn)化，集成度和可靠性大大提高，利于實(shí)現(xiàn)設(shè)備的小型化。
文檔編號(hào)G04R20/02GKCN202771177SQ201220081402
公開(kāi)日2013年3月6日 申請(qǐng)日期2012年3月6日
發(fā)明者王德貴 申請(qǐng)人:北京華力創(chuàng)通科技股份有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan