專利名稱：穩(wěn)壓器的制作方法
技術領域：
本發(fā)明涉及一種能夠改善穩(wěn)壓器的脈動消除比的穩(wěn)壓器。
一個傳統(tǒng)的穩(wěn)壓器如圖5的電路所示。即是，一個傳統(tǒng)的穩(wěn)壓器由一個穩(wěn)壓器控制電路和一個輸出晶體管5組成，該穩(wěn)壓器控制電路包括一個誤差放大器3，用于放大從一個基準電壓電路2輸出的一個基準電壓Vref與一個增殖電阻器6和7的節(jié)點處的電壓之間的電壓差，該兩增殖電阻器對穩(wěn)壓器輸出端10上的電壓Vout進行分壓。
假設誤差放大器3的輸出電壓為Verr，基準電壓電路的2的輸出電壓為Vref，增殖電阻器6和7的節(jié)點處的電壓為Va，則如果Vref＞Va，Verr變低，如果Vref＞Va，Verr就變高。
如果Verr變低，則由于輸出晶體管5的柵極與源極之間的電壓變大，在此情況下，MOS晶體管的P溝道變大，因而閉路電阻變小，從而使輸出電壓Vout升高。相反，如果Verr變高，輸出晶體管5的閉路電阻就變高，輸出電壓Vout下降，從而輸出電壓Vout的電壓值保持不變。
通常，在穩(wěn)壓器的情況下，由于輸出電壓Vout在起動時低于所要求的電壓，因而為提高輸出電壓，要進行控制以使得誤差放大器3的輸出Verr變得最低，使輸出晶體管5的閉路電阻變得極小。
然而，由于傳統(tǒng)的穩(wěn)壓器總是取輸出電壓Vdd作為基準電壓電路和誤差放大器的電源，因而如果輸入電壓Vdd中含有一些雜波，則從采用輸入電壓Vdd作為電源的基準電壓電路輸出的電壓Vref和從誤差放大器輸出的電壓Verr中也產生輸入電源的雜波。如果Vref和Verr中含有雜波，則穩(wěn)壓器的輸出電壓Vout中也產生雜波，從而產生脈動消除比下降的問題。
在上述情況下，為解決傳統(tǒng)的穩(wěn)壓器的上述問題，本發(fā)明的一個目的是通過在穩(wěn)壓器的輸出電壓Vout低于任意設定的輸出電壓Vo時取輸入電源的電壓Vdd、而在輸出電壓Vout高于任意設定的輸出電壓Vo時取穩(wěn)壓器的輸出電壓Vout作為基準電壓電路和誤差放大器的至少任何電源，以避免基準電壓電路的輸出電壓Vref、誤差放大器的輸出電壓Verr和穩(wěn)壓器的最后輸出電壓Vout中隨著輸入電源的雜波產生雜波。
為解決上述問題，本發(fā)明在穩(wěn)壓器的輸出電壓Vout低于任意設定的輸出電壓Vo時取輸入電源的電壓Vdd、而在穩(wěn)壓器的輸出電壓Vout高于任意設定的輸出電壓Vo取穩(wěn)壓器的輸出電壓Vout作為穩(wěn)壓器中基準電壓電路和誤差放大器的電源，從而能夠避免包含在輸入電源中的雜波影響基準電壓電路的輸出電壓Vref和誤差放大器的輸出電壓Verr且對穩(wěn)壓器的輸出電壓產生不良影響，從而獲得高的脈動消除比。
從下面參看附圖編寫的詳細說明可以更全面理解本發(fā)明的上述和其它目的、特點和優(yōu)點。附圖中

圖1是說明本發(fā)明第一實施例的穩(wěn)壓器電路的示意圖；圖2是本發(fā)明第一實施例的開關電路1的原理圖；圖3A和圖3B是說明本發(fā)明穩(wěn)壓器的開關電路工作過程的示意圖；圖4是本發(fā)明第一實施例開關電路具體實例的示意圖；圖5是說明一般穩(wěn)壓器電路的示意圖。
至少基準電壓電路和誤差放大器的任何電源在穩(wěn)壓器的輸出電壓Vout低于任意設定的輸出電壓Vo時取自輸入電源的電壓Vdd，在穩(wěn)壓器的輸出電壓Vout高于任意設定的輸出電壓Vo時取自穩(wěn)壓器的輸出電壓Vout，從而能夠避免包含在輸入電源中的雜波影響基準電壓電路的輸出電壓Vref或誤差放大器的輸出電壓Verr，還避免穩(wěn)壓器的輸出電壓波動。
現(xiàn)在參看附圖更詳細地說明本發(fā)明的一個最佳實施例。
圖1是本發(fā)明的第一實施例的穩(wěn)壓器電路的示意圖。圖中，基準電壓電路2、增殖電阻器6、7、誤差放大器3和輸出晶體管5都和傳統(tǒng)的穩(wěn)壓器中的一樣。
基準電壓電路2和誤差放大器3的電源接開關電路1的輸出電壓。誤差放大器3的輸出端接電平移位器4的輸入端，電平移位器4的輸出端接輸出晶體管5的柵極。
圖2中示意示出了開關電路1的內部電路。開關電路1的具體工作過程是通過操縱開關控制電路20進行的，使得基準電壓電路2和誤差放大器3的電源在穩(wěn)壓器的輸出電壓Vout低于任意設定的輸出電壓Vo時取自輸入電源的電壓Vdd，在穩(wěn)壓器的輸出電壓Vout高于任意設定的輸出電壓Vo時取自輸出電壓Vout。此工作過程如圖3A和3B中所示。
圖3A示出了穩(wěn)壓器的輸出電壓Vout相對于輸入電源電壓Vdd的狀態(tài)。圖中，虛線表示輸入電源電壓Vdd，實線表示輸出電壓Vout，隨著輸入電源電壓Vdd的升高，穩(wěn)壓器的輸出電壓也升高，然后當輸出電壓Vout達到穩(wěn)壓器的輸出電壓Vout時穩(wěn)定下來。在此實例中，穩(wěn)壓器的輸出電壓Vout達到任意設定低于輸出電壓Vour的輸出電壓Vo之前的一段時間為A部位，輸出電壓Vout達到任意設定的輸出電壓Vo之后的一段時間為B部位。
圖3B示出了端子12的電壓V12，這是開關電路輸出提供給基準電壓電路2和誤差放大器3的電壓源。在此實例中，開關電路1在輸出電壓Vout達到輸出電壓Vo之前給作為開關電路1的輸出端的端子12輸出A部位的輸入電壓Vdd，在輸出電壓Vout達到輸出電壓Vo之后給端子12輸出B部位的輸出電壓Vout。
圖4中示出了開關電路1的一個具體電路實例。增殖電阻器的分壓輸出電壓輸入到比較器30的正輸入端，低于基準電壓輸出Verf的電壓(例如Verf-0.001伏)輸入到比較器30的負輸入端。電壓Va低于Verf-0.001時，比較器30的輸出變“低”，于是接電壓Vdd的開關Tr31導通，從而使電壓Vdd成為基準電壓電路和誤差放大器的電源。相反，電壓Va高于Vref-0.001時，比較器30的輸出變“高”，于是接電壓Vout的開關Sw Tr32導通，從而使電壓Vour成為基準電壓電路和誤差放大器的電源。
就是說，圖4電路中任意設定的輸出電壓Vo如下Vo=((R1+R2)/R2))×(Vref-0.001)當輸出電壓Vout＜((R1+R2)/R2))×(Vtef-0.001)時，電壓Vdd成為基準電壓電路和誤差放大器的電源。
相反，當輸出電壓Vout＞((R1+R2)/R2))×(Vref-0.001)時，電壓Vout成為基準電壓電路和誤差放大器的電源。
圖4的電路中，切換基準電壓電路和誤差放大器電源的設定輸出電壓Vo可以通過調節(jié)接比較器30的電源電壓加以調節(jié)。
現(xiàn)在求出電壓Vout的表達式如下Vout=((R1+R2)/R2))×Vref(1)鑒于(1)式中的(R1+R2)/R2是常數，因而可用á代替，于是得出(2)式Vout=á×Vref (2)因此，可知輸出電壓Vout與基準電壓輸出Vref成正比，輸出電壓Vout受Vref波動的影響。
在傳統(tǒng)的穩(wěn)壓器不配備有開關電路的情況下，如果輸入電源電壓Vdd中含有一些雜波，則基準電壓電路的輸出Vref中也產生雜波，從(2)式可以看出，電壓Vout中也產生雜波。
因此，總希望有一個雜波少的穩(wěn)壓電源作為基準電壓電路的電壓源，這樣可以通過輸出電壓Vout達到任意設定的輸出電壓Vo之后取穩(wěn)壓輸出電壓Vout作為基準電壓電路2和誤差放大器3的電源來提高穩(wěn)壓器的脈動消除比。
在上面的說明中，基準電壓電路和誤差放大器的電源都經過切換。然而，即使只切換其中一個電源也可以起提高脈動消除比的作用。在只有基準電壓電路的電源是取自開關電路1的輸出的情況下，就不需要圖1中所示的電平移位器4了。
鑒于本發(fā)明的穩(wěn)壓器借助開關電路只從輸入電源電壓Vdd或輸出電壓Vout選取基準電壓電路和誤差放大器的電源，因而有這樣的好處，即可以提高穩(wěn)壓器的脈動消除比。
上面對本發(fā)明一些最佳實施例的說明僅僅為了舉例說明本發(fā)明而已，絲毫沒有將本發(fā)明局限于這里所舉的實施例的意思，根據上述教導或從實施本發(fā)明得出的教導是可以對上述實施例進行種種修改和更改的。上述實施例僅僅是為了說明本發(fā)明的原理及其應用使本領域的技術人員可以在各種實施例中應用本發(fā)明并在具體應用中進行修改而選擇和說明的。本發(fā)明的范圍只受到所附權利要求書及其等效文件的限制。
權利要求
1．一種穩(wěn)壓器，包括一個誤差放大器、一個基準電壓電路和一個輸出晶體管，其特征在于，如果所述穩(wěn)壓器的輸出電壓低于任意設定低于所述輸出電壓的電壓，則用輸入電壓作為所述基準電壓電路和所述誤差放大器的電源，如果所述輸出電壓高于所述任意設定的電壓，則用所述輸出電壓作為所述基準電壓電路和所述誤差放大器的電源。
全文摘要
在穩(wěn)壓器的基準電壓電路2和誤差放大器3中,當輸出電壓Vout低于任意設定的輸出電壓Vo時,電源取自輸入電壓Vdd,當輸出電壓Vout高于任意設定的輸出電壓Vo時,電源取自輸出電壓Vout,從而大大抑制也包含在輸入電壓中的雜波,使其不致影響基準電壓電路的輸出電壓Vref等。
文檔編號G05F1/10GK1287293SQ0012709
公開日2001年3月14日 申請日期2000年9月6日 優(yōu)先權日1999年9月6日
發(fā)明者松村敦子 申請人:精工電子有限公司