專利名稱：數(shù)字控制多路電壓源裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及電壓源，特別是涉及用數(shù)字信號輸入來控制輸出電壓的電源裝置。
背景技術(shù)：
隨著信息化時代的來臨，數(shù)字控制電壓源因為其易于控制和與系統(tǒng)接口方便等諸多優(yōu)點而使得其需求越來越大，但是迄今為止，實現(xiàn)數(shù)字控制電壓源的主要方法都是基于采用D/A轉(zhuǎn)換，即先將控制電壓輸出的數(shù)字信號轉(zhuǎn)換為模擬信號，然后對其進行處理以得到需要的輸出電壓，這種方法由于使用了D/A器件，所以輸出電壓的精度主要由D/A器件的精度決定，而高精度的D/A器件價格不菲，使得整個電壓源的成本較高，特別是如果需要多路輸出的數(shù)字控制電壓源，則由于使用的D/A及其外圍器件的增加，一方面導(dǎo)致電壓源成本的增加和體積的增大，另一方面使得整個電壓源的控制會變得極為復(fù)雜。

發(fā)明內(nèi)容
本實用新型的目的在于避免上述現(xiàn)有技術(shù)的不足之處而提出一種將控制電壓輸出的數(shù)字信號轉(zhuǎn)換為模擬信號不使用D/A器件、對于多路輸出的數(shù)字控制電壓源使用同一芯片控制的數(shù)字控制多路電壓源裝置。
本實用新型的目的可以通過采用以下技術(shù)方案來實現(xiàn)設(shè)計、使用一種數(shù)字控制多路電壓源裝置，其功率調(diào)節(jié)電路包括至少兩個高壓線性穩(wěn)壓器，它們的電源輸入端連接直流電源Vin，它們的調(diào)節(jié)輸入端分別連接各自的調(diào)整電阻的輸出端RA，所述調(diào)整電阻是一種接受至少6位并行數(shù)據(jù)作線性控制的電阻串，并且有專用控制電路將輸入的串口數(shù)據(jù)控制信號SDI變換為至少兩組并口數(shù)據(jù)控制信號Q1和Q3，將其分別輸出連接至所述調(diào)整電阻的控制輸入端；所述專用控制電路包括至少兩塊將串口信號轉(zhuǎn)換為至少6位并口數(shù)據(jù)的電路芯片和相應(yīng)的鎖存電路芯片以及記數(shù)電路芯片；所述串/并轉(zhuǎn)換芯片的至少6位并行輸出直接連接相應(yīng)鎖存芯片的至少6位輸入端。
本實用新型數(shù)字控制多路電壓源裝置因在輸出電壓控制中多路輸出采用同一芯片控制，沒有采用通常使用的先將數(shù)字控制信號轉(zhuǎn)換為模擬信號的方法(即前面提到的D/A)，與現(xiàn)有技術(shù)相比較，具有以下優(yōu)點1.電壓源的成本明顯降低，體積大幅度減?。?.與上位機接口簡單、靈活，通訊協(xié)議可以根據(jù)用戶自己的需要制定。


圖1是本實用新型數(shù)字控制多路電壓源裝置的外部端口圖；圖2是所述數(shù)字控制多路電壓源裝置的原理框圖；圖3是所述數(shù)字控制多路電壓源裝置的高壓功率調(diào)節(jié)電路的原理圖；圖4是所述數(shù)字控制多路電壓源裝置的調(diào)整電阻的原理圖；圖5所述數(shù)字控制多路電壓源裝置的專用控制電路19的電路原理圖圖6是所述數(shù)字控制多路電壓源裝置的專用控制電路19實現(xiàn)串口數(shù)據(jù)轉(zhuǎn)換、計數(shù)器及數(shù)據(jù)鎖存功能原理圖；圖7是本實用新型的控制電路電源20的原理圖。
具體實施方式
以下結(jié)合附圖所示之最佳實施例作進一步詳述。
如圖2所示，本實施例中的數(shù)字控制多路電壓源裝置，其功率調(diào)節(jié)電路包括四個高壓線性穩(wěn)壓器10、30、50和70，它們的電源輸入端連接直流電源Vin，它們的調(diào)節(jié)輸入端分別連接各自的調(diào)整電阻12、32、52和72的輸出端RA；所述專用控制電路80包括四塊串/并轉(zhuǎn)換芯片81、83、85和87以及相應(yīng)鎖存芯片82、84、86和88。
所述調(diào)整電阻12、32、52和72是一種接受8位并行數(shù)據(jù)作線性控制的電阻串，并且有專用控制電路80將輸入的串口數(shù)據(jù)控制信號SDI變換為四組并口數(shù)據(jù)控制信號Q1、Q3、Q5、Q7，將其分別輸出連接至所述調(diào)整電阻12、32、52和72的控制輸入端Q1P<0>-Q1P<7>、Q3P<0>-Q3P<7>、Q5P<0>-Q5P<7>和Q7P<0>-Q7P<7>。
所述專用控制電路80包括四塊將串口信號轉(zhuǎn)換為8位并口數(shù)據(jù)的電路芯片81、83、85和87和相應(yīng)的鎖存電路芯片82、84、86和88，以及計數(shù)電路芯片89；所述串/并轉(zhuǎn)換芯片81、83、85或87的8位并行輸出QA-QH直接連接相應(yīng)鎖存芯片82、84、86和88的8位輸入端D7-D0。
所述各調(diào)整電阻12、32、52和72分別是一個電阻串，由8個電阻串聯(lián)組成，他們的電阻值分別為R、21R、22R...27R，并且每個電阻都并聯(lián)在一個光耦合器件OC的光敏三極管集電極和發(fā)射極之間，各光耦合器件OC的發(fā)光二極管陽極經(jīng)電阻接控制電源VCC，它們的陰極QP<0>-QP<7>連接專用控制電路80內(nèi)相應(yīng)鎖存芯片82、84、86和88的八位并行輸出端Q0，...，Q7。
在本實施例中，數(shù)字控制電壓源的四路電壓輸出主要通過四個高壓線性穩(wěn)壓器實現(xiàn)，輸出電壓的調(diào)整分別通過改變可以調(diào)節(jié)高壓線性穩(wěn)壓器輸出值的調(diào)整電阻實現(xiàn)；四路電壓源的調(diào)整電阻分別由8個電阻和8個開關(guān)的并串聯(lián)網(wǎng)絡(luò)組成，所有開關(guān)的開通和關(guān)斷由一專用控制電路統(tǒng)一控制，通過輸入的32位串口數(shù)據(jù)控制開關(guān)的開通和關(guān)斷可以改變調(diào)整電阻的電阻值以調(diào)節(jié)電壓源的輸出電壓值。專用控制電路的實現(xiàn)方式如下首先將32個串口控制數(shù)據(jù)轉(zhuǎn)換成四個8位并口數(shù)據(jù)的串并轉(zhuǎn)換電路，并且將轉(zhuǎn)換得到的并口數(shù)據(jù)鎖存，當(dāng)32個控制數(shù)據(jù)全部轉(zhuǎn)換完后，統(tǒng)一將鎖存的并口數(shù)據(jù)輸出，以控制調(diào)節(jié)輸出電壓值的調(diào)整電阻控制開關(guān)。
所述專用控制電路80功能主要由一片復(fù)雜可編程邏輯器件(CPLD)芯片來實現(xiàn)，控制串口數(shù)據(jù)和時鐘信號先經(jīng)過串接的4個8位串并轉(zhuǎn)換芯片81、83、85或87(型號為74HC164)進行串并轉(zhuǎn)換，同時4位計數(shù)器開始對時鐘信號進行計數(shù)，當(dāng)計滿32個時鐘周期時，即所有控制數(shù)據(jù)全部進入CPLD后，計數(shù)器89產(chǎn)生控制信號將32位串口數(shù)據(jù)轉(zhuǎn)換成的4個8位并口數(shù)據(jù)進行鎖存并且通過CPLD的I/O口輸出，這4個8位并口數(shù)據(jù)即為調(diào)整電阻中開關(guān)的控制信號，其中D7-D0分別控制電阻值27R-R的開關(guān)，由此根據(jù)控制數(shù)據(jù)值就可以得到與之對應(yīng)的電阻值來控制電壓源的輸出。
圖1為使用本多通道數(shù)字控制電壓源時和外部連接端口示意圖，輸入端接110V直流電壓，控制數(shù)據(jù)SDI和時鐘CLK信號分別接上位機的控制數(shù)據(jù)線和時鐘信號線，通訊協(xié)議采用比較通用的I2C總線協(xié)議。Vout1-Vout4分別為輸出的四通道電壓。
所述高壓線性穩(wěn)壓器10、30、50至70采用美國TEXAS INRTRUMENTS公司的高壓可調(diào)整三端線性穩(wěn)壓器TL783芯片，它的輸出電壓可以根據(jù)調(diào)整電阻的變化在1.25V-125V范圍間變化，其輸出電壓的調(diào)整率典型值為0.15％，因此本實用新型的電壓源輸出的電壓精度很高。如圖3所示，TL783的1腳接輸入電壓Vin的正極，為濾波在輸入Vin正和地之間接一0.1μF/200V的電容C1濾波，TL783的2腳和輸出電壓源的輸出正極相接，同時為使輸出電壓的動態(tài)響應(yīng)良好，在輸出Vout的正極和地之間接一0.1μF/200V的電容C2，TL783的2腳和3腳之間接一電阻R1，阻值為82Ω，TL783的3腳和地之間接圖示意的輸出電壓調(diào)整電阻，其電阻的改變可以改變輸出電壓值，輸出電壓調(diào)整電阻的阻值由圖1中專用控制電路80送出的8位控制信號控制。
所述調(diào)整電阻的實現(xiàn)如圖4所示，RA和RB分別對應(yīng)于輸出電壓調(diào)整電阻的兩端，VCC接圖2中控制電路電源90，對應(yīng)于四路輸出Q0-Q7分別接圖2中專用控制電路80的4個8位控制數(shù)據(jù)，前面所述的和電阻并聯(lián)的8個開關(guān)采用光耦0C1-0C8實現(xiàn)，光耦選用TOSHIBA公司的TLP521，開關(guān)控制采用光藕上的發(fā)光二極管實現(xiàn)，開關(guān)采用光藕上的三極管實現(xiàn)，其具體接法如圖4中所示，光藕0C1-0C8的二極管陰極分別接專用控制電路的輸出Q0-Q8，二極管的陽極分別通過一電阻和VCC相接；光藕0C1-0C8的三極管的集電極和發(fā)射極分別并聯(lián)電阻R2-R9構(gòu)成前面所述的開關(guān)和電阻并串聯(lián)網(wǎng)絡(luò)，R2、R3到R9電阻的取值關(guān)系為R、21R...27R，8個光藕和電阻并聯(lián)網(wǎng)絡(luò)串聯(lián)，得到0C1的集電極即為輸出電壓調(diào)整電阻的RA端，0C8的發(fā)射極即為輸出電壓調(diào)整電阻的RB端，這樣通過專用控制電路的輸出信號Q0-Q8就可以輸出電壓調(diào)整電阻的阻值了，并且其阻值和控制數(shù)據(jù)呈正比。
所述專用控制電路80的主要功能為先將32個串口控制數(shù)據(jù)轉(zhuǎn)換成四個8位并口數(shù)據(jù)的串并轉(zhuǎn)換電路，并且將轉(zhuǎn)換得到的并口數(shù)據(jù)鎖存，當(dāng)32個控制數(shù)據(jù)全部轉(zhuǎn)換完后，統(tǒng)一將鎖存的并口數(shù)據(jù)輸出，選用XILINX的CPLD 95144-15-PQ160C可以滿足上述專用控制電路80功能，其原理圖如附圖5所示，U2為CPLD 95144-15-PQ160C，其連接關(guān)系為腳156接控制數(shù)據(jù)輸入SDI，腳155接時鐘信號輸入CLOCK，腳1、10、41、61、81、94、121、141、157接VCC，腳20、31、40、41、51、70、80、99、100、110、120、137、160接地，腳159接RESET信號，腳3、5、7、9、12、14、16、18分別接第一通道輸出Vout1的調(diào)整電阻控制信號Q1P<0>-Q1P<7>，腳42、44、47、49、52、54、56、58分別接第二通道輸出Vout2的調(diào)整電阻控制信號Q2P<0>-Q2P<7>，腳82-89分別接第三通道輸出Vout3的調(diào)整電阻控制信號Q3P<0>-Q3P<7>，腳112、114、116、118、123、125、128、130接第四通道輸出Vout4的調(diào)整電阻控制信號Q4P<0>-Q4P<7>。CPLD實現(xiàn)專用控制的實現(xiàn)方法如圖6所示，32位串口數(shù)據(jù)轉(zhuǎn)換成4個8位并口數(shù)據(jù)電路由芯片U22、U24、U26和U28串接實現(xiàn)，U22、U24、U26和U28的型號為X74-164，4個8位數(shù)據(jù)鎖存路由芯片U23、U25、U27和U29實現(xiàn)，芯片型號為FD8，計數(shù)器電路由芯片U21 CB2RE實現(xiàn)，控制數(shù)據(jù)SDI、控制數(shù)據(jù)時鐘信號CLOCK、復(fù)位信號RESET輸入后先經(jīng)過緩沖器IBUF緩沖后，分別得到SDIN、CLK和RSET信號，RSET再經(jīng)過一級緩沖且取反后得到CLR；U22輸入端A、輸入端B、CK和CLR分別接SDIN、VCC、CLK和CLR，U22的輸出端QA-QH(即分別對應(yīng)于串口數(shù)據(jù)轉(zhuǎn)換成的并口數(shù)據(jù)QA的QA7-QA0分別接至鎖存器U23的輸入端D7-0；U24輸入端A、輸入端B、CK和CLR分別接U22的QH輸出端、VCC、CLK和CLR，U24的輸出端QA-QH(即分別對應(yīng)于串口數(shù)據(jù)轉(zhuǎn)換成的并口數(shù)據(jù)QA的QC7-QC0)分別接至鎖存器U25的輸入端D7-D0；U26輸入端A、輸入端B、CK和CLR分別接U24的QH輸出端、VCC、CLK和CLR，U26的輸出端QA-QH(即分別對應(yīng)于串口數(shù)據(jù)轉(zhuǎn)換成的并口數(shù)據(jù)QE的QE7-QE0)分別接至鎖存器U27的輸入端D7-D0；U28輸入端A、輸入端B、CK和CLR分別接U26的QH輸出端、VCC、CLK和CLR，U28的輸出端QA-QH(即分別對應(yīng)于串口數(shù)據(jù)轉(zhuǎn)換成的并口數(shù)據(jù)QG的QG7-QG0)分別接至鎖存器U29的輸入端D7-D0。計數(shù)器U21的輸入C端接CIK，輸出Q0為OUT-CTL信號，接到鎖存器U23、U25、U27和U29的C腳。當(dāng)上位機發(fā)出控制數(shù)據(jù)和時鐘信號時間，一方面芯片U22、U24、U26和U28依次對數(shù)據(jù)SDI進行串轉(zhuǎn)并和進行鎖存，同時計數(shù)器芯片U21對CLK信號的上升沿進行計數(shù)，當(dāng)控制數(shù)據(jù)全部輸入到CPLD后，計數(shù)值等于32時，U21的輸出端Q0輸出高電平，此高電平和RSET信號相或運算使OUT-CTL信號為高；這樣OUT-CTL就會控制鎖存器U23、U25、U27和U29將各自鎖存的數(shù)據(jù)QA[0..7]、QC[0..7]、QE[0..7]和QG[0..7]輸出，分別得到并口形式的數(shù)據(jù)QB[0..7]、QD[0..7]、QF[0..7]和QH[0..7]，經(jīng)過緩沖后分別得到4個8位并口數(shù)據(jù)Q1P<0>-Q1P<7>、Q2P<0>-Q2P<7>、Q3P<0>-Q3P<7>和Q4P<0>-Q4P<7>，這四個8位數(shù)據(jù)的輸出分別作為前面所述的四路輸出的調(diào)整電阻控制信號，先改變調(diào)整電阻值，繼而調(diào)節(jié)各通道的輸出電壓值。
上述圖4、5、6中使用的控制電源VCC的實現(xiàn)如圖7所示，VIN為輸入的110V直流電壓，R18和R19作為調(diào)節(jié)輸出電壓的電阻，C3作為輸入電壓濾波電容，C4可以提高輸出電壓VCC的動態(tài)響應(yīng)，VCC即為所要的控制電路電壓。
由于在本發(fā)明中采用了TI公司的TL783芯片作為輸出電壓產(chǎn)生芯片，其良好的特性保證了本實用新型多通道數(shù)字控制電壓源輸出性能，特別是輸出電壓調(diào)整率典型值為0.15％，因此本發(fā)明的電壓源輸出電壓精度很高，同時由于本實用新型采用CPLD實現(xiàn)多路輸出控制電路，因此本裝置體積小，成本低，同時控制方便。
權(quán)利要求1.一種數(shù)字控制多路電壓源裝置，其特征在于其功率調(diào)節(jié)電路包括至少兩個高壓線性穩(wěn)壓器(10)、(30)，它們的電源輸入端連接直流電源Vin，它們的調(diào)節(jié)輸入端分別連接各自的調(diào)整電阻(12)、(32)的輸出端RA，所述調(diào)整電阻(12)、(32)是一種接受至少6位并行數(shù)據(jù)作線性控制的電阻串，并且有專用控制電路(80)將輸入的串口數(shù)據(jù)控制信號SDI變換為至少兩組并口數(shù)據(jù)控制信號Q1和Q3，將其分別輸出連接至所述調(diào)整電阻(12)、(32)的控制輸入端；所述專用控制電路(80)包括至少兩塊將串口信號轉(zhuǎn)換為至少6位并口數(shù)據(jù)的電路芯片(81)、(83)和相應(yīng)的鎖存電路芯片(82)、(84)，以及記數(shù)電路芯片(89)；所述串/并轉(zhuǎn)換芯片(81)、(83)的至少6位并行輸出直接連接相應(yīng)鎖存芯片(82)、(84)的至少6位輸入端。
2.如權(quán)利要求1所述的數(shù)字控制多路電壓源裝置，其特征在于所述多路電壓源裝置包括四個高壓線性穩(wěn)壓器(10)、(30)、(50)和(70)，它們的調(diào)節(jié)輸入端分別連接各自的調(diào)整電阻(12)、(32)、(52)和(72)的輸出端RA；所述專用控制電路(8 0)包括四塊串/并轉(zhuǎn)換芯片(81)、(83)、(85)和(87)以及相應(yīng)鎖存芯片(82)、(84)、(86)和(88)。
3.如權(quán)利要求2所述的數(shù)字控制多路電壓源裝置，其特征在于所述各調(diào)整電阻(12)、(32)、(52)和(72)分別是一個電阻串，由8個電阻串聯(lián)組成，它們的電阻值分別為R、21R、22R...27R，并且每個電阻都并聯(lián)在一個光耦合器件OC的光敏三極管集電極和發(fā)射極之間，各光耦合器件OC的發(fā)光二極管陽極經(jīng)電阻接控制電源VCC，它們的陰極QP<0>-QP<7>連接專用控制電路(80)內(nèi)相應(yīng)鎖存芯片(82)或(84)的八位并行輸出端Q1[0，...，7]和Q3[0，...，7]。
專利摘要一種數(shù)字控制多路電壓源裝置，其功率調(diào)節(jié)電路包括至少兩個高壓線性穩(wěn)壓器，它們的電源輸入端連接直流電源，它們的調(diào)節(jié)輸入端分別連接各自的調(diào)整電阻的輸出端，所述調(diào)整電阻是能接受至少6位并行數(shù)據(jù)作線性控制的電阻串，并且有專用控制電路將輸入的串口數(shù)據(jù)控制信號變換為至少兩組并口數(shù)據(jù)控制信號，將其分別輸出連接至所述調(diào)整電阻的控制輸入端；所述專用控制電路包括至少兩塊將串口信號轉(zhuǎn)換為至少6位并口數(shù)據(jù)的電路芯片、相應(yīng)的鎖存電路芯片和記數(shù)電路芯片；所述串/并轉(zhuǎn)換芯片的并行輸出連接相應(yīng)鎖存芯片的輸入端。本實用新型具有以下優(yōu)點電壓源的成本明顯降低，體積大幅度減小；與上位機接口簡單、靈活，通訊協(xié)議可以根據(jù)用戶自己的需要制定。
文檔編號G05F1/46GK2574078SQ02248650
公開日2003年9月17日 申請日期2002年10月11日 優(yōu)先權(quán)日2002年10月11日
發(fā)明者李勁松, 嚴百平 申請人:深圳邁瑞生物醫(yī)療電子股份有限公司