專利名稱：并聯(lián)電源的輸出隔離電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種電源輸出電路，具體地說，涉及一種多路并聯(lián)電源的輸出隔離電路。
背景技術(shù)：
目前，公知的現(xiàn)有技術(shù)中，為提高系統(tǒng)的可靠性，經(jīng)常需要并聯(lián)使用電源。通常電源的輸出端采用下面幾種方式實現(xiàn)兩個或更多個電源相同輸出電壓值端子之間的隔離1.電源的輸出串接二極管D，如圖1所示。
2.電源的輸出串接繼電器K，如圖2所示。
3.電源的輸出串接工作在開關(guān)狀態(tài)的MOS管Q，如圖3所示。
采用二極管隔離方式輸出電壓的空載到滿載輸出電壓特性差，特別是應(yīng)用在低壓大電流輸出的情況下，大電流輸出時發(fā)熱難處理，電源可靠性降低，需并聯(lián)更多的二極管導(dǎo)致成本增高。輸出使用繼電器的隔離方式體積大，可靠性差，而且輸出大電流時器件選取困難，成本高。使用工作在開關(guān)狀態(tài)的MOS管代替繼電器的隔離方式，空載到滿載輸出電壓特性差，容易產(chǎn)生振蕩現(xiàn)象。
實用新型內(nèi)容本實用新型正是為了克服上述技術(shù)問題而設(shè)計的一種多路并聯(lián)電源的輸出隔離電路。
本實用新型解決其技術(shù)問題所采用的技術(shù)方案是并聯(lián)電源的輸出隔離電路，包括MOS管、差動放大電路和比較電路；其特征在于差動放大電路中的運算放大器N1A的3腳經(jīng)電阻R2與MOS管V1的S極相連，運算放大器N1A的2腳經(jīng)電阻R1與MOS管V1的D極相連；運算放大器N1A的1腳經(jīng)電阻R5與比較電路中的運算放大器N1B的5腳相連，參考電壓VREF經(jīng)電阻R6與運算放大器N1B的6腳相連，運算放大器N1B的7腳經(jīng)電阻R8與MOS管V1的G極相連；MOS管的S極與電源輸入相連，MOS管的D極與電源輸出相連。
其特征還在于放大電路中電容C1與電阻R4并聯(lián)，并接在的運算放大器N1A的1腳和2腳之間。比較電路中的電容C3與電阻R7串聯(lián)，再與電容C2并聯(lián)，然后并接在運算放大器N1B的6腳和7腳之間。
并聯(lián)電源的輸出隔離電路利用工作在線性區(qū)的MOS管取代二極管實現(xiàn)隔離效果。其工作原理是運放N1A、電阻R1、R2、R3、R4、電容C1組成差動放大電路對MOS管V1的DS(漏極D，源極S)間電壓差進(jìn)行取樣放大，輸出給比較電路，然后由運放N1B、電阻R5、R6、R7及電容C2、C3組成的比較電路與設(shè)定的基準(zhǔn)電壓比較，從而控制運放N1B的輸出電壓。調(diào)節(jié)MOS管V1的G極(柵極)電壓，改變V1的DS間導(dǎo)通電阻值，保證MOS管V1工作在線性區(qū)，使MOS管的DS間電壓差保持一定值，且維持S極電壓高于D極電壓。當(dāng)輸出電流增大時，DS間的電壓差升高，經(jīng)比較器調(diào)節(jié)后運放N1B輸出電壓升高，MOS管V1的G極電壓升高，MOS管V1的DS間導(dǎo)通電阻變小，DS間的電壓差降低，從而保證隔離MOS管V1上的壓差恒定。當(dāng)輸出電流減小時，MOS管V1的DS間電壓降低，經(jīng)比較器調(diào)節(jié)后運放N1B輸出電壓也降低，MOS管V1的G極電壓降低，DS間導(dǎo)通電阻變大，DS間的壓降升高，從而保證隔離MOS管V1上的壓降恒定。
利用MOS進(jìn)行多個電源的輸出隔離，由差動放大器將MOS管的DS間壓降進(jìn)行取樣放大與基準(zhǔn)電壓比較，使MOS管V1工作在線性區(qū)，維持MOS管的DS間壓降保持一定值，且S極電壓高于D極電壓，起到隔離作用，改善了電源的負(fù)載特性，提高了整機(jī)效率。
本實用新型的有益效果是改善了電源的負(fù)載特性，提高了整機(jī)效率；隔離電路發(fā)熱量減少，電源的可靠性提高。


圖1為輸出電源串接二極管D的輸出隔離電路原理圖。
圖2為輸出電源串接繼電器K的輸出隔離電路原理圖。
圖3為輸出電源串接工作在開關(guān)狀態(tài)的MOS管Q的輸出隔離電路原理圖。
圖4為本實用新型輸出隔離電路原理圖。
具體實施方式
以下結(jié)合附圖和實施例對本實用新型進(jìn)一步說明。
并聯(lián)電源輸出隔離電路利用工作在線性區(qū)的MOS管取代二極管實現(xiàn)隔離效果。如圖4所示，運放N1A、電阻R1、R2、R3、R4、電容C1組成差動放大電路，對MOS管V1的DS(漏極D，源極S)間電壓差進(jìn)行取樣放大，輸出給比較電路；由運放N1B、電阻R5、R6、R7及電容C2、C3組成的比較電路，運算放大電器N1A的輸出(1腳)經(jīng)電阻R5與比較電路中的運算放大器N1B的輸入(5腳)相連，參考電壓VREF經(jīng)電阻R6與運算放大器N1B的輸入(6腳)相連；運算放大器N1B的輸出(7腳)經(jīng)電阻R8與MOS管V1的柵極相連，控制MOS管的工作狀態(tài)。比較電路比較兩路輸入電壓，根據(jù)電壓差值產(chǎn)生一個輸出電壓，從而控制運放N1B的輸出電壓。通過調(diào)節(jié)MOS管V1的G極(柵極)電壓，改變V1的DS間導(dǎo)通電阻值，保證MOS管V1工作在線性區(qū)，使MOS管的DS間電壓差保持一定值，且維持S極電壓高于D極電壓。當(dāng)輸出電流增大時，DS間的電壓差升高，經(jīng)比較器調(diào)節(jié)后運放N1B輸出電壓升高，MOS管V1的G極電壓升高，MOS管V1的DS間導(dǎo)通電阻變小，DS間的電壓差降低，從而保證隔離MOS管V1上的壓差恒定。當(dāng)輸出電流減小時，MOS管V1的DS間電壓降低，經(jīng)比較器調(diào)節(jié)后運放N1B輸出電壓也降低，MOS管V1的G極電壓降低，DS間導(dǎo)通電阻變大，DS間的壓降升高，從而保證隔離MOS管V1上的壓降恒定。
權(quán)利要求1.一種并聯(lián)電源的輸出隔離電路，包括MOS管、差動放大電路和比較電路；其特征在于差動放大電路中的運算放大器N1A的3腳經(jīng)電阻R2與MOS管V1的S極相連，運算放大器N1A的2腳經(jīng)電阻R1與MOS管V1的D極相連；運算放大器N1A的1腳經(jīng)電阻R5與比較電路中的運算放大器N1B的5腳相連，參考電壓VREF經(jīng)電阻R6與運算放大器N1B的6腳相連，運算放大器N1B的7腳經(jīng)電阻R8與MOS管V1的G極相連；MOS管的S極與電源輸入相連，MOS管的D極與電源輸出相連。
2.根據(jù)權(quán)利要求1所述的并聯(lián)電源的輸出隔離電路，其特征在于差動放大電路中電容C1與電阻R4并聯(lián)，并接在的運算放大器N1A的1腳和2腳之間。
3.根據(jù)權(quán)利要求1所述的并聯(lián)電源的輸出隔離電路，其特征在于比較電路中的電容C3與電阻R7串聯(lián)，再與電容C2并聯(lián)，然后并接在運算放大器N1B的6腳和7腳之間。
專利摘要本實用新型公開了一種并聯(lián)電源的輸出隔離電路，包括MOS管、差動放大電路和比較電路。差動放大電路對MOS管V1的DS間電壓差進(jìn)行取樣放大，輸出給比較電路，與參考電壓V
文檔編號G05F1/10GK2882071SQ20062000075
公開日2007年3月21日 申請日期2006年1月13日 優(yōu)先權(quán)日2006年1月13日
發(fā)明者林建偉 申請人:北京動力源科技股份有限公司