專利名稱：一種分段線性補(bǔ)償?shù)腸mos帶隙基準(zhǔn)電壓源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及帶隙基準(zhǔn)電壓源電路，具體涉及分段線性補(bǔ)償?shù)腃MOS帶隙基準(zhǔn)電壓源。

背景技術(shù)：
一般來說，從芯片外部引入的供電電壓都存在著一定的波動，而模擬電路對偏置電壓的穩(wěn)定性要求較高，因此，在模擬電路中我們一般會使用一個參考電壓源，它將電源電壓轉(zhuǎn)化為一個具有良好電壓穩(wěn)定性和溫度穩(wěn)定性的電壓，為電路的其它部分提供良好的偏置。
電壓基準(zhǔn)電路以其輸出參考電壓的精確、穩(wěn)定特性，被廣泛應(yīng)用于高精度模擬及數(shù)?；旌想娐分?，如讀出電路、高精度比較器、(A/D，D/A)轉(zhuǎn)換器、穩(wěn)壓器、及DC/DC變換器等。在數(shù)模轉(zhuǎn)換器中，DAC根據(jù)呈現(xiàn)在其輸入端上的數(shù)字輸入信號，從DC基準(zhǔn)電壓中選擇和產(chǎn)生模擬輸出；在模數(shù)轉(zhuǎn)換器中，DC電壓基準(zhǔn)又與模擬輸入信號一起用于產(chǎn)生數(shù)字化的輸出信號。在精密測量儀器儀表和廣泛應(yīng)用的數(shù)字通信系統(tǒng)中都經(jīng)常把基準(zhǔn)電壓源用作系統(tǒng)測量和校準(zhǔn)的基準(zhǔn)。然而，現(xiàn)代系統(tǒng)的不斷復(fù)雜化，對這類器件不斷提出更高的要求，高精度、高穩(wěn)定性、高集成度和低功耗已成為現(xiàn)代集成電路設(shè)計(jì)的主流。電壓基準(zhǔn)電路的性能直接影響到整個電子系統(tǒng)的性能和精度。因此，高精度、高穩(wěn)定性電壓基準(zhǔn)電路的設(shè)計(jì)在現(xiàn)代集成電路設(shè)計(jì)當(dāng)中具有不可或缺的地位。
在CMOS技術(shù)中，帶隙基準(zhǔn)電壓源設(shè)計(jì)的基本思想是選擇適當(dāng)?shù)南禂?shù)將具有負(fù)溫度系數(shù)的三極管發(fā)射結(jié)電壓VBE和具有正溫度系數(shù)的不同電流密度下三極管Q1和Q2發(fā)射結(jié)電壓之差ΔVBE進(jìn)行線性疊加，從而得到近似為零溫度系數(shù)的基準(zhǔn)電壓。具有不同電流密度的三極管Q1和Q2的發(fā)射結(jié)電壓之差ΔVBE可表示為 ΔBE＝VTln(IC1/IC2)(1) 由于VBE并不是溫度的線性函數(shù)，而VT與溫度成正比，因此基準(zhǔn)輸出電壓的溫度系數(shù)只有在某一參考溫度附近才能為零，在其他溫度下為正值或負(fù)值，所以稱為對輸出電壓進(jìn)行了一階補(bǔ)償。
圖1是傳統(tǒng)一階補(bǔ)償?shù)膸痘鶞?zhǔn)電路的圖示。該電路由一個運(yùn)算放大器A、兩個寄生三極管Q1和Q2、兩個MOS管M1和M2以及兩個電阻R1和R2實(shí)現(xiàn)的。其中Q1的發(fā)射結(jié)面積是Q2的N倍。處于深度負(fù)反饋的運(yùn)算放大器強(qiáng)制A、B兩點(diǎn)的電壓近似相等。M1、M2形成電流鏡，假設(shè)M1和M2的寬長比相同，因此R1和R2上流過的電流相等，都為 I＝(VEB1-VEB2)/R1＝VTlnN/R1＝(kT/q)·1nN/R1(2) 輸出參考電壓為 只要選擇適當(dāng)?shù)腞1、R2和N，就可以得到一個溫度系數(shù)近似為零的輸出參考電壓Vbg。采用一階補(bǔ)償?shù)膸痘鶞?zhǔn)的溫度系數(shù)通常能夠達(dá)到60ppm/℃左右，不適合應(yīng)用在對精度要求較高的場合。要進(jìn)一步降低帶隙基準(zhǔn)的溫度系數(shù)，提高輸出電壓的精度，就必須考慮消除VBE中與溫度相關(guān)的高階效應(yīng)?，F(xiàn)已有多種高階補(bǔ)償技術(shù)被提出，包括指數(shù)曲率補(bǔ)償(參見文獻(xiàn)Lee I，Kim G.Exponentialcurvature-compensated BiCMOS bandgap references.IEEE Journal of Solid-stateCircuits.1994，291396-1403)、非線性補(bǔ)償(參見文獻(xiàn)Malcovati P，MalobertiF，F(xiàn)iocchi C，et a1.Curvature-compensated BiCMOS Bandgap with 1-V SupplyVoltage.IEEE Journal of Solid-state Circuits，2001，36(7)1076-1081)、二階溫度補(bǔ)償(Song B S，Gray P R.A precision curvature-compensated CMOS bandgapreference.IEEE Journal of Solid-state Circuits.1983，18(6)634-643)以及利用不同類型的電阻比值隨溫度變化的特性進(jìn)行補(bǔ)償(Ka Nang Leung，Philip K TMok，Chi Yat Leung.A 2-V 23-uA 5.3-ppm/℃ curvature-compensated CMOSbandgap voltage reference.IEEE Journal of Solid-state Circuits，2003，38(3)561-564)等。其中，指數(shù)曲率補(bǔ)償通過是在VBE疊加一個溫度的指數(shù)函數(shù)來達(dá)到消除高次項(xiàng)的目的，但是曲率校正參數(shù)算法復(fù)雜，電路功耗大且靈活性不高，不能在標(biāo)準(zhǔn)的CMOS工藝中實(shí)現(xiàn)；二階溫度補(bǔ)償是通過單一的添加與溫度平方成正比(PTAT2)的項(xiàng)來達(dá)到消除VBE二次項(xiàng)的目的，但是產(chǎn)生一個正比于溫度平方成正比(PTAT2)的電壓需要一個很復(fù)雜的電路，從而會導(dǎo)致顯著的片內(nèi)面積和功率的損耗；線性化VBE進(jìn)行補(bǔ)償中所提電路的輸出電壓對電阻比值的精度十分敏感，需要添加大量的電阻陣列以便于微調(diào)，占用面積較大，且采用的是BiCMOS工藝，成本較高；利用不同類型的電阻比值隨溫度變化的特性進(jìn)行補(bǔ)償受工藝限制較大，在相同工藝下，很難通過改進(jìn)電路結(jié)構(gòu)提高電路的性能。因此，需要一種適合于標(biāo)準(zhǔn)CMOS工藝的，能夠有效改善輸出電壓的溫度特性的，結(jié)構(gòu)簡單功耗較低的帶隙基準(zhǔn)源電路。


發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是如何提供一種分段線性補(bǔ)償?shù)腃MOS帶隙基準(zhǔn)電壓源，該電壓源通過將整個溫度范圍劃分成三段，對每個溫度范圍內(nèi)的輸出電壓分別進(jìn)行補(bǔ)償，使得輸出電壓在整個溫度范圍內(nèi)有多個局部極值點(diǎn)，有效提高輸出電壓精度、降低溫度系數(shù)。
本發(fā)明所提出的技術(shù)問題是這樣解決的提供一種分段線性補(bǔ)償?shù)腃MOS帶隙基準(zhǔn)電壓源，其特征在于，包括IPTAT電流產(chǎn)生部分、ICTAT電流產(chǎn)生部分、低溫段補(bǔ)償電流ICL產(chǎn)生部分和高溫段補(bǔ)償電流ICH產(chǎn)生部分 ①IPTAT電流產(chǎn)生部分，包括PMOS管M1，該管的源極和襯底接電源，漏極經(jīng)電阻器R1后接三極管Q1的射級，Q1的基極與集電極極接地；PMOS管M2，該管的源極和襯底接電源，漏極接三極管Q2的射級，Q2的基極與集電極極接地；運(yùn)算放大器A1，其同相輸入端接PMOS管M1的漏極，反相輸入端接PMOS管M2的漏極，輸出端接M1和M2的柵極； ②ICTAT電流產(chǎn)生部分，包括PMOS管M3，該管的源極和襯底接電源，漏極接三極管Q3的射級，Q3的基極與集電極極接地；PMOS管M4，該管的源極和襯底接電源，漏極接電阻器R2的一端，R2的另一端接地；運(yùn)算放大器A2，其同相輸入端接PMOS管M3的漏極，反相輸入端接PMOS管M4的漏極，輸出端接M3和M4的柵極； ③低溫段補(bǔ)償電流ICL產(chǎn)生部分，包括PMOS管M5，該管的源極和襯底接電源，柵極接運(yùn)算放大器A1的輸出端，漏極接NMOS管M15的漏極，M15的柵極和漏極短接，源極和襯底接地；PMOS管M6，該管的源極和襯底接電源，柵極接運(yùn)算放大器A2的輸出端，漏極接NMOS管M16的漏極，M16的柵極和M15的柵極相接，源極和襯底接地；PMOS管M7，該管的源極和襯底接電源，漏極接NMOS管M16的漏極，柵極和漏極短接；PMOS管M8，該管的源極和襯底接電源，柵極接M7的柵極，漏極接R5和R6的公共端C，輸出低溫補(bǔ)償電流ICL； ④高溫段補(bǔ)償電流ICH產(chǎn)生部分，包括PMOS管M9，該管的源極和襯底接電源，柵極接運(yùn)算放大器A2的輸出端，漏極接NMOS管M17的漏極，M17的柵極和漏極短接，源極和襯底接地；PMOS管M10，該管的源極和襯底接電源，柵極接運(yùn)算放大器A1的輸出端；漏極接NMOS管M18的漏極，M18的柵極和M17的柵極相接，源極和襯底接地；PMOS管M11，該管的源極和襯底接電源，漏極接NMOS管M18的漏極，柵極和漏極短接；PMOS管M12，該管的源極和襯底接電源，柵極接M11的柵極，漏極接電阻器R4和R5的公共端B，輸出高溫補(bǔ)償電流ICH； ⑤基準(zhǔn)電壓Vbg產(chǎn)生部分，包括PMOS管M13，該管的源極和襯底接電源，柵極接運(yùn)算放大器A2的輸出端，漏極接電阻器R3和R4的公共端A；PMOS管M14，該管的源極和襯底接電源，柵極接運(yùn)算放大器A1的輸出端，漏極接電阻器R3的一端VBG。
本發(fā)明的優(yōu)點(diǎn)有 (1)采用此種曲率補(bǔ)償方式的電路結(jié)構(gòu)可以有效地提高輸出參考電壓的精度，減小其溫度系數(shù)，改善輸出電壓的溫度穩(wěn)定性； (2)采用此結(jié)構(gòu)，可以根據(jù)需要調(diào)節(jié)電阻器的比值，改變輸出電壓的大小，應(yīng)用范圍較廣； (3)采用此結(jié)構(gòu)，可以使帶隙基準(zhǔn)工作在較低的電源電壓下，在較寬的供電范圍內(nèi)具有較低的線路調(diào)整率； (4)采用此結(jié)構(gòu)，整個電路消耗的功率很小，能夠有效延長電路的使用壽命； (5)此電路結(jié)構(gòu)簡單，占用芯片面積較小，成本較低，具有很高的實(shí)用價(jià)值和推廣價(jià)值。



圖1為傳統(tǒng)的一階溫度補(bǔ)償?shù)膸痘鶞?zhǔn)電路原理圖； 圖2為分段線性補(bǔ)償?shù)腃MOS帶隙基準(zhǔn)電壓源的電路圖； 圖3為分段線性補(bǔ)償?shù)脑硎疽鈭D； 圖4為依照本發(fā)明的電路所測到的輸出電壓的溫度特性； 圖5為依照本發(fā)明的電路所得到的輸出電壓的電源特性。

具體實(shí)施例方式 下面結(jié)合附圖以及實(shí)施例對本發(fā)明作進(jìn)一步的說明。
本發(fā)明所提出的分段線性補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源，如圖2所示，它是在傳統(tǒng)一階補(bǔ)償帶隙基準(zhǔn)的基礎(chǔ)之上，將通過增加兩條電流支路ICL和ICH，進(jìn)而得到高、低溫補(bǔ)償電壓，將其疊加在一階補(bǔ)償電壓上分別對高溫和低溫部分再次進(jìn)行補(bǔ)償，從而得到精度更高的輸出參考電壓。
分段線性補(bǔ)償?shù)幕舅枷肴鐖D3所示，圖中，曲線A是經(jīng)過一階補(bǔ)償?shù)妮敵鲭妷?，曲線B是用于補(bǔ)償A在低溫段的溫度特性的低溫補(bǔ)償電壓，曲線C是用于補(bǔ)償A在高溫段的溫度特性的高溫補(bǔ)償電壓。曲線B和C分別由ICL、ICH產(chǎn)生。ICL、ICH是溫度的分段函數(shù)，均由IPTAT和ICTAT產(chǎn)生，當(dāng)溫度較低時，ICL的值為ICTAT-IPTAT，ICH的值為零；當(dāng)溫度較高時，ICL的值為零，ICH的值為IPTAT-ICTAT。
圖2中，Q1和Q2為寄生PNP晶體管，Q2的發(fā)射結(jié)面積是Q1的N倍。運(yùn)算放大器A1處于深度負(fù)反饋而使得其輸入端電壓相等，因此，流過R1的電流為 該電流為PTAT電流，所以PMOS管M1和M2中流過的電流也為PTAT電流。
Q3為寄生PNP晶體管。運(yùn)算放大器A2處于深度負(fù)反饋而使得其輸入端電壓相等，因此，流過R2的電流為 由于VBE可近似為CTAT電壓，因此該電流為CTAT電流，所以PMOS管M3和M4中流過的電流也為CTAT電流。
IPTAT和ICTAT以合適的比例流過電阻R2、R3、R4和R5之后，就能夠產(chǎn)生一階補(bǔ)償?shù)妮敵鰠⒖茧妷骸?br> M6的柵極接運(yùn)放A1的輸出端，與M2形成反射電流鏡。經(jīng)過電流鏡的鏡像作用，流過M6的電流也即是IPTAT，當(dāng)溫度較低時，ICTAT大于IPTAT，M6進(jìn)入飽和區(qū)，它的電流等IPTAT，M6的VDS會變得較大，所以M7的VGS也變得較大，這樣M7導(dǎo)通，它的電流ICL就是ICTAT與IPTAT的差值，通過鏡像使M8的電流也是ICL。
當(dāng)溫度較高時，IPTAT大于ICTAT，如果M6工作于飽和區(qū)，則IM6＝IPTAT，因而IM6大于ICTAT。由基爾霍夫電流定律(KCL)可知，M6的電流IM6的大小不會超過ICTAT，所以M6必然工作在線性區(qū)，M6的VDS會變得很小，所以M7的VGS也變得很小，M7和M8會關(guān)斷，流過它們的電流為零。這樣，M8的電流就是分段的，它在溫度較低時為ICTAT與IPTAT之差，而溫度較高時零。即 該電流流過電阻R后產(chǎn)生低溫補(bǔ)償電壓，該電壓疊加在一階補(bǔ)償?shù)妮敵鲭妷荷?，可以改善輸出參考電壓在低溫部分的溫度特性?br> M10的柵極接運(yùn)放A2的輸出端，與M4形成反射電流鏡。經(jīng)過電流鏡的鏡像作用，流過M6的電流也即是ICTAT，當(dāng)溫度較低時，ICTAT大于IPTAT，如果M10工作于飽和區(qū)，則IM10＝ICTAT，因而IM10大于IPTAT。由KCL定律可知，M10的電流IM10的大小不會超過IPTAT，所以M10必然工作在線性區(qū)，M10的VDS會變得很小，因此M11的VGS也變得很小，M11和M12關(guān)斷，流過它們的電流為零。
當(dāng)溫度較高時，IPTAT大于ICTAT，M10進(jìn)入飽和區(qū)，它的電流等ICTAT，M10的VDS會變得較大，所以M11的Vgs也變得較大，因此M11導(dǎo)通，它流過的電流ICH就是IPTAT與ICTAT的差值，通過鏡像使M12的電流也是ICH。這樣，M12的電流就是分段的，它在溫度較低時為零，而溫度較高時為IPTAT與ICTAT之差。
該電流流過電阻R后產(chǎn)生高溫補(bǔ)償電壓，該電壓疊加在一階補(bǔ)償?shù)妮敵鲭妷荷?，可以改善輸出參考電壓在高溫部分的溫度特性?br> 將高、低溫部分的補(bǔ)償電壓疊加在一階補(bǔ)償?shù)妮敵鲭妷荷?，就能夠得到精度更高的分段線性補(bǔ)償?shù)妮敵鰠⒖茧妷海缡?8)所示 VBG＝ICTAT×(R2+R3+R4+R5)+IPTAT×(R3+R4+R5)+ICL×(R3+R4)+ICH×R5(8) 由式(8)可知，通過調(diào)節(jié)R2、R3、R4和R5的比例，就可以改變輸出電壓的大小，也能夠調(diào)節(jié)輸出電壓的精度。
以上描述了分段線性補(bǔ)償?shù)膸痘鶞?zhǔn)的工作原理。在實(shí)際設(shè)計(jì)中，通過模擬仿真能夠準(zhǔn)確的確定電路中晶體管的尺寸及電阻的阻值。采用CSMC 0.5μmCMOS工藝對電路進(jìn)行了流片。在工作電壓為1.1V，溫度范圍為-40～125℃的情況下，得到的測試結(jié)果如圖4所示。經(jīng)過分段線性補(bǔ)償?shù)膸痘鶞?zhǔn)在整個溫度范圍內(nèi)輸出電壓的偏差僅為0.39mV，溫度系數(shù)為4.1ppm/℃，相比于一階補(bǔ)償電路60ppm/℃的溫度系數(shù)，其溫度特性得到了極大的改善。在溫度為27℃，工作電壓為1-10V的條件下，得到的測試結(jié)果如圖5所示，采用補(bǔ)償結(jié)構(gòu)后輸出電壓的偏差為2.27mV，線路調(diào)整率為439ppm/V。
本發(fā)明的主要技術(shù)特征在于采用分段線性補(bǔ)償?shù)姆椒?，不同于傳統(tǒng)的一階補(bǔ)償將目光局限在整個溫度范圍內(nèi)的單一的溫度點(diǎn)，僅對輸出電壓在該點(diǎn)的曲率進(jìn)行補(bǔ)償，而是將整個溫度范圍劃分成三個小段，對每個溫度范圍內(nèi)的輸出電壓分別進(jìn)行補(bǔ)償，使得輸出電壓在整個溫度范圍內(nèi)有多個局部極值點(diǎn)，改善了輸出電壓的溫度特性，這是不同于以往帶隙基準(zhǔn)曲率補(bǔ)償?shù)男滤枷搿６?，本發(fā)明還給出了實(shí)用電路，通過增加高、低溫補(bǔ)償部分，達(dá)到分段補(bǔ)償?shù)哪康?，從而改善了輸出電壓的溫度特性，仿真結(jié)果表明此電路較傳統(tǒng)的一階補(bǔ)償帶隙基準(zhǔn)的溫度特性有了很大提高。
權(quán)利要求
1、一種分段線性補(bǔ)償?shù)腃MOS帶隙基準(zhǔn)電壓源，其特征在于，包括IPTAT電流產(chǎn)生部分、ICTAT電流產(chǎn)生部分、低溫段補(bǔ)償電流ICL產(chǎn)生部分和高溫段補(bǔ)償電流ICH產(chǎn)生部分
①IPTAT電流產(chǎn)生部分，包括PMOS管M1，該管的源極和襯底接電源，漏極經(jīng)電阻器R1后接三極管Q1的射級，Q1的基極與集電極極接地；PMOS管M2，該管的源極和襯底接電源，漏極接三極管Q2的射級，Q2的基極與集電極極接地；運(yùn)算放大器A1，其同相輸入端接PMOS管M1的漏極，反相輸入端接PMOS管M2的漏極，輸出端接M1和M2的柵極；
②ICTAT電流產(chǎn)生部分，包括PMOS管M3，該管的源極和襯底接電源，漏極接三極管Q3的射級，Q3的基極與集電極極接地；PMOS管M4，該管的源極和襯底接電源，漏極接電阻器R2的一端，R2的另一端接地；運(yùn)算放大器A2，其同相輸入端接PMOS管M3的漏極，反相輸入端接PMOS管M4的漏極，輸出端接M3和M4的柵極；
③低溫段補(bǔ)償電流ICL產(chǎn)生部分，包括PMOS管M5，該管的源極和襯底接電源，柵極接運(yùn)算放大器A1的輸出端，漏極接NMOS管M15的漏極，M15的柵極和漏極短接，源極和襯底接地；PMOS管M6，該管的源極和襯底接電源，柵極接運(yùn)算放大器A2的輸出端，漏極接NMOS管M16的漏極，M16的柵極和M15的柵極相接，源極和襯底接地；PMOS管M7，該管的源極和襯底接電源，漏極接NMOS管M16的漏極，柵極和漏極短接；PMOS管M8，該管的源極和襯底接電源，柵極接M7的柵極，漏極接R5和R6的公共端C，輸出低溫補(bǔ)償電流ICL；
④高溫段補(bǔ)償電流ICH產(chǎn)生部分，包括PMOS管M9，該管的源極和襯底接電源，柵極接運(yùn)算放大器A2的輸出端，漏極接NMOS管M17的漏極，M17的柵極和漏極短接，源極和襯底接地；PMOS管M10，該管的源極和襯底接電源，柵極接運(yùn)算放大器A1的輸出端；漏極接NMOS管M18的漏極，M18的柵極和M17的柵極相接，源極和襯底接地；PMOS管M11，該管的源極和襯底接電源，漏極接NMOS管M18的漏極，柵極和漏極短接；PMOS管M12，該管的源極和襯底接電源，柵極接M11的柵極，漏極接電阻器R4和R5的公共端B，輸出高溫補(bǔ)償電流ICH；
⑤基準(zhǔn)電壓Vbg產(chǎn)生部分，包括PMOS管M13，該管的源極和襯底接電源，柵極接運(yùn)算放大器A2的輸出端，漏極接電阻器R3和R4的公共端A；PMOS管M14，該管的源極和襯底接電源，柵極接運(yùn)算放大器A1的輸出端，漏極接電阻器R3的一端VBG。
全文摘要
本發(fā)明公開了一種分段線性補(bǔ)償?shù)腃MOS帶隙基準(zhǔn)電壓源，其特征在于，包括IPTAT電流產(chǎn)生部分、ICTAT電流產(chǎn)生部分、低溫段補(bǔ)償電流ICL產(chǎn)生部分和高溫段補(bǔ)償電流ICH產(chǎn)生部分。該電源在傳統(tǒng)一階曲率補(bǔ)償?shù)幕A(chǔ)上，將整個溫度范圍分成高、中、低溫三段，對每個溫度范圍內(nèi)的輸出電壓分別進(jìn)行補(bǔ)償，使得輸出電壓在整個溫度范圍內(nèi)有多個局部極值點(diǎn)，達(dá)到分段補(bǔ)償?shù)哪康?，從而有效改善了輸出基?zhǔn)電壓的溫度特性，降低溫度系數(shù)，提高輸出電壓的精度。此外，該電路能夠通過調(diào)節(jié)電阻比值改變輸出電壓的大小，使用較為靈活。整個電路功耗很低，占用芯片面積較小。
文檔編號G05F3/08GK101101492SQ20071004963
公開日2008年1月9日 申請日期2007年7月30日 優(yōu)先權(quán)日2007年7月30日
發(fā)明者吳志明, 鵬 楊, 蔣亞東, 堅(jiān) 呂, 凱 袁 申請人:電子科技大學(xué)