專利名稱：電源電路及電源供給方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路，尤其是一種電源電路。本發(fā)明還涉及一種電源 供給方法。
背景技術(shù)：
現(xiàn)有的預(yù)調(diào)整電源電路是由一個(gè)可耐高壓帶隙基準(zhǔn)電路產(chǎn)生一個(gè)參考 電壓和電流偏執(zhí)，為低壓帶隙基準(zhǔn)電路的啟動(dòng)提供參考電壓和電流偏執(zhí)。 但由于電源電壓的變化范圍大，在整個(gè)溫度范圍內(nèi)高壓帶隙基準(zhǔn)電壓的性 能并不好，參考電壓和電流偏執(zhí)的變化范圍大，電路設(shè)計(jì)難度很大，而且 耐高壓的帶隙基準(zhǔn)電路結(jié)構(gòu)復(fù)雜，成本高。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種電源電路，以及一種采用該電 源電路實(shí)現(xiàn)的電源供給方法，能夠采用較為簡(jiǎn)單的電路結(jié)構(gòu)，降低電源電 路的成本，并且實(shí)現(xiàn)電源的穩(wěn)定輸出，具有較快的響應(yīng)速度。
為解決上述技術(shù)問(wèn)題，本發(fā)明電源電路的技術(shù)方案是，包括電壓嵌位 電路，所述電壓嵌位電路的電壓輸出端連接到一個(gè)帶隙基準(zhǔn)電路的電源輸 入端，所述帶隙基準(zhǔn)電路參考電壓和參考電流的輸出端連接到一個(gè)電壓校 準(zhǔn)電路，所述電壓校準(zhǔn)電路的校準(zhǔn)電壓輸出端也連接到所述帶隙基準(zhǔn)電路 的電源輸入端。
本發(fā)明電源供給方法的技術(shù)方案是，先由電壓嵌位電路為帶隙基準(zhǔn)電路提供一個(gè)粗略的電源電壓，所述帶隙基準(zhǔn)電路在該粗略的電源電壓下向 電壓校準(zhǔn)電路輸出參考電壓和參考電流，所述電壓校準(zhǔn)電路接收該參考電 壓和參考電流后，向所述帶隙基準(zhǔn)電路輸出校準(zhǔn)電壓，此后關(guān)閉電壓嵌位 電路，所述帶隙基準(zhǔn)電路不再由電壓嵌位電路驅(qū)動(dòng)，而由電壓校準(zhǔn)電路提 供的校準(zhǔn)電壓作為電源電壓驅(qū)動(dòng)。
本發(fā)明通過(guò)采用電壓嵌位電路對(duì)帶隙基準(zhǔn)電路提供粗略電壓的方式， 大大簡(jiǎn)化了電路的結(jié)構(gòu)，降低電源電路的成本，并且實(shí)現(xiàn)電源的穩(wěn)定輸出， 還具有較快的響應(yīng)速度。


下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明 圖1為本發(fā)明電源電路的電路圖； 圖2為本發(fā)明電源電路中輸入信號(hào)的時(shí)序圖。
具體實(shí)施例方式
本發(fā)明提供了一種電源電路，如圖1所示，包括電壓嵌位電路，所述 電壓嵌位電路的電壓輸出端連接到一個(gè)帶隙基準(zhǔn)電路的電源輸入端，所述 帶隙基準(zhǔn)電路參考電壓和參考電流的輸出端連接到一個(gè)電壓校準(zhǔn)電路，所 述電壓校準(zhǔn)電路的校準(zhǔn)電壓輸出端也連接到所述帶隙基準(zhǔn)電路的電源輸入
丄山順。
所述電壓嵌位電路包括兩個(gè)高壓PM0S管，分別為第一高壓PM0S管和 第二高壓PM0S管，第二高壓PM0S管的柵極接收電源重啟信號(hào)服STB，所述 第二高壓PM0S管的柵極通過(guò)一個(gè)時(shí)間延時(shí)部件DELAY連接到第一高壓PM0S管的柵極，電源端VDD連接到所述第一高壓PMOS管的源極，所述第一高壓 PM0S管的漏極通過(guò)一個(gè)限流電阻連接到所述第二高壓PM0S管的源極，所述 第二高壓PM0S管的漏極連接到一個(gè)第三PM0S管的源極，所述第三PM0S管 的柵極、漏極，以及一個(gè)麗0S管的柵極、漏極都連接在一起，所述麗OS 管的源極連接到一個(gè)PNP管的發(fā)射極，所述PNP管的基極和集電極都接地， 所述第二高壓PM0S管的源極為所述電壓嵌位電路的輸出端。
圖2所示為電源重啟信號(hào)HRSTB和電源VDD的信號(hào)時(shí)序，電源VDD加 電壓之后，當(dāng)升高到虛線所示的Vtrig之后，所述電源電路就可以開始工 作了，在此之后外部電路提供的電源重啟信號(hào)HRSTB變成高電平，使整個(gè) 電源電路完成啟動(dòng)并正常工作。
所述電壓校準(zhǔn)電路的校準(zhǔn)電壓輸出端通過(guò)一個(gè)二極管連接到所述帶隙 基準(zhǔn)電路的電源輸入端，所述二極管的陽(yáng)極連接所述電壓校準(zhǔn)電路的校準(zhǔn) 電壓輸出端，所述二極管的陰極連接所述帶隙基準(zhǔn)電路的電源輸入端。利 用二極管的單向?qū)щ娦?，保證電流的輸出方向。
所述電壓校準(zhǔn)電路的校準(zhǔn)電壓輸出端通過(guò)一個(gè)麗0S管連接到所述帶隙 基準(zhǔn)電路的電源輸入端，所述NM0S管的柵極和漏極連接到所述電壓校準(zhǔn)電 路的校準(zhǔn)電壓輸出端，所述NM0S管的源極連接到所述帶隙基準(zhǔn)電路的電源 輸入端。醒0S管的連接方式相當(dāng)于作為一個(gè)二極管使用，但是與二極管相 比，集成的二極管陰極是接地的，而麗OS管的源極可以不用接地，更適合 電路的應(yīng)用。
本發(fā)明還提供了一種上述電源電路實(shí)現(xiàn)的電源供給方法，先由電壓嵌位電路為帶隙基準(zhǔn)電路提供一個(gè)粗略的電源電壓Vclamp，所述帶隙基準(zhǔn)電 路在該粗略的電源電壓下向電壓校準(zhǔn)電路輸出參考電壓Vref和參考電流 Iref，所述電壓校準(zhǔn)電路接收該參考電壓和參考電流后，向所述帶隙基準(zhǔn) 電路輸出校準(zhǔn)電壓AVDD，此后關(guān)閉電壓嵌位電路，所述帶隙基準(zhǔn)電路不再 由電壓嵌位電路驅(qū)動(dòng)，而由電壓校準(zhǔn)電路提供的校準(zhǔn)電壓作為電源電壓驅(qū) 動(dòng)。
結(jié)合圖2所示，在電源VDD升高至Vtrig之后，電壓嵌位電路開始工 作，為所述帶隙基準(zhǔn)電路提供粗略的電源電壓Vclamp，之后當(dāng)電壓校準(zhǔn)電 路向所述帶隙基準(zhǔn)電路輸出校準(zhǔn)電壓AVDD之后，外部電路將電源重啟信號(hào) 由低電平變成高電平，從而將所述電壓嵌位電路關(guān)閉。
電壓嵌位電路可以承受14V的電源電壓，但其輸出的電壓則不會(huì)產(chǎn)生 高電壓，可以保護(hù)全部使用普通管的帶隙基準(zhǔn)電路不會(huì)受到高電壓的沖擊 而損壞。
綜上所述，本發(fā)明通過(guò)采用電壓嵌位電路對(duì)帶隙基準(zhǔn)電路提供粗略電 壓的方式，大大簡(jiǎn)化了電路的結(jié)構(gòu)，降低電源電路的成本，并且實(shí)現(xiàn)電源 的穩(wěn)定輸出，還具有較快的響應(yīng)速度。
權(quán)利要求
1. 一種電源電路，其特征在于，包括電壓嵌位電路，所述電壓嵌位電路的電壓輸出端連接到一個(gè)帶隙基準(zhǔn)電路的電源輸入端，所述帶隙基準(zhǔn)電路參考電壓和參考電流的輸出端連接到一個(gè)電壓校準(zhǔn)電路，所述電壓校準(zhǔn)電路的校準(zhǔn)電壓輸出端也連接到所述帶隙基準(zhǔn)電路的電源輸入端。
2. 根據(jù)權(quán)利要求1所述的電源電路，其特征在于，所述電壓嵌位電路 包括兩個(gè)高壓PMOS管，分別為第一高壓PMOS管和第二高壓PMOS管，所述 第二高壓PM0S管的柵極接收電源重啟信號(hào)，所述第二高壓PM0S管的柵極 通過(guò)一個(gè)時(shí)間延時(shí)部件連接到第一高壓PM0S管的柵極，電源端連接到所述 第一高壓PM0S管的源極，所述第一高壓PM0S管的漏極通過(guò)一個(gè)限流電阻 連接到所述第二高壓PM0S管的源極，所述第二高壓PM0S管的漏極連接到 一個(gè)第三PM0S管的源極，所述第三PM0S管的柵極、漏極，以及一個(gè)麗0S 管的柵極、漏極都連接在一起，所述麗OS管的源極連接到一個(gè)PNP管的發(fā) 射極，所述PNP管的基極和集電極都接地，所述第二高壓PM0S管的源極為 所述電壓嵌位電路的輸出端。
3. 根據(jù)權(quán)利要求1所述的電源電路，其特征在于，所述電壓校準(zhǔn)電路 的校準(zhǔn)電壓輸出端通過(guò)一個(gè)二極管連接到所述帶隙基準(zhǔn)電路的電源輸入 端，所述二極管的陽(yáng)極連接所述電壓校準(zhǔn)電路的校準(zhǔn)電壓輸出端，所述二 極管的陰極連接所述帶隙基準(zhǔn)電路的電源輸入端。
4. 根據(jù)權(quán)利要求1所述的電源電路，其特征在于，所述電壓校準(zhǔn)電路 的校準(zhǔn)電壓輸出端通過(guò)一個(gè)麗0S管連接到所述帶隙基準(zhǔn)電路的電源輸入 端，所述醒OS管的柵極和漏極連接到所述電壓校準(zhǔn)電路的校準(zhǔn)電壓輸出端，所述麗QS管的源極連接到所述帶隙基準(zhǔn)電路的電源輸入端。
5. —種如權(quán)利要求1至4中任意一項(xiàng)所述的電源電路實(shí)現(xiàn)的電源供給 方法，其特征在于，先由電壓嵌位電路為帶隙基準(zhǔn)電路提供一個(gè)粗略的電 源電壓，所述帶隙基準(zhǔn)電路在該粗略的電源電壓下向電壓校準(zhǔn)電路輸出參 考電壓和參考電流，所述電壓校準(zhǔn)電路接收該參考電壓和參考電流后，向 所述帶隙基準(zhǔn)電路輸出校準(zhǔn)電壓，此后關(guān)閉電壓嵌位電路，所述帶隙基準(zhǔn) 電路不再由電壓嵌位電路驅(qū)動(dòng)，而由電壓校準(zhǔn)電路提供的校準(zhǔn)電壓作為電 源電壓驅(qū)動(dòng)。
全文摘要
本發(fā)明公開了一種電源電路，包括電壓嵌位電路，所述電壓嵌位電路連接到一個(gè)帶隙基準(zhǔn)電路，所述帶隙基準(zhǔn)電路參考電壓和參考電流連接到一個(gè)電壓校準(zhǔn)電路，所述電壓校準(zhǔn)電路的校準(zhǔn)電壓連接到所述帶隙基準(zhǔn)電路。本發(fā)明還公開了一種電源供給方法，先由電壓嵌位電路為帶隙基準(zhǔn)電路提供一個(gè)粗略的電源電壓，帶隙基準(zhǔn)電路輸出參考電壓和參考電流，之后電壓校準(zhǔn)電路向帶隙基準(zhǔn)電路輸出校準(zhǔn)電壓并關(guān)閉電壓嵌位電路，此后帶隙基準(zhǔn)電路由電壓校準(zhǔn)電壓作為電源電壓驅(qū)動(dòng)。本發(fā)明通過(guò)采用電壓嵌位電路對(duì)帶隙基準(zhǔn)電路提供粗略電壓的方式，大大簡(jiǎn)化了電路的結(jié)構(gòu)，降低電源電路的成本，并且實(shí)現(xiàn)電源的穩(wěn)定輸出，還具有較快的響應(yīng)速度。
文檔編號(hào)G05F1/10GK101464698SQ20071009457
公開日2009年6月24日 申請(qǐng)日期2007年12月19日 優(yōu)先權(quán)日2007年12月19日
發(fā)明者古炯鈞, 平 周, 寧 張, 楠 王 申請(qǐng)人:上海華虹Nec電子有限公司