專利名稱：一種壓控電流源及帶有壓控電流源的低壓差穩(wěn)壓電源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種低壓差穩(wěn)壓電源及帶有壓控電流源的低壓差穩(wěn)壓電源。
背景技術(shù)：
LDO(Low Dropout Regulator，低壓差穩(wěn)壓電源)是應(yīng)用非常廣泛的一種降壓的DC/DC變換器。在當(dāng)今的電源領(lǐng)域中，LDO繼續(xù)發(fā)揮著重要的作用。便攜式設(shè)備通常要求其所帶電源具有相應(yīng)快、噪聲低以及工作電壓小等特點，這給LDO的設(shè)計工作帶來了新的挑戰(zhàn)。
為此，現(xiàn)有技術(shù)提出了一種新方案對LDO進行穩(wěn)定性補償，如圖1所示，該電路采用壓控電流源VCCS(Voltage Controlled Current Source)對LDO進行穩(wěn)定性補償?shù)模涔ぷ髟砑霸敿毜姆治隹蓞⒁妳⒖嘉墨IChaitanya K.Chava and Jose Silva-Martinez”A Frequency CompensationScheme for LDO Voltage Regulators”，IEEE J.Solid-State Circuits，vol.51，pp.1041-1050，June 2004中。
圖1所示LDO電路包括相互連接的差分放大電路、中間放大電路、輸出放大電路、分壓電路和壓控電流源電路，構(gòu)成了一個電壓負(fù)反饋回路，其中差分放大電路包括一個差分放大器gm1及并聯(lián)在gm1輸出端與地之間的電容C1和電阻R1，gm1中的一個輸入端連接到一參考電壓Ref，另一個輸入端連接到分壓電路的分壓點；中間放大電路包括一個放大器gm2和并聯(lián)在gm2輸出端與地之間的電容C2和電阻R2，放大器gm2輸入端與gm1輸出端相連；輸出放大電路gm3包括一個輸出管MPass(pass transfer)和輸出電容Co，MPass通常由P型MOS管構(gòu)成，其控制端(這里為MOS管的柵極)連接到gm2的輸出端，其輸入端(這里為MOS管的源級)連接到輸入電壓Vcc，其輸出端(這里為MOS管的漏極)連接到分壓電路中的電阻Rf1。輸出電壓Vout從MPass的輸出端即電壓輸出點引出。Vout與地之間設(shè)置有輸出電容Co，RL表示負(fù)載。
分壓電路包括電阻Rf1及與Rf1串接的另一個電阻Rf2，該電阻Rf2的另一端接地。在該圖中Rf1與Rf2之間為分壓點。
壓控電流源電路用于向分壓電路分壓點輸入一受控的電流，其電壓控制端，也是其輸入端，連接到LDO電路輸出管MPass的輸出端，其輸出端連接到LDO分壓電路分壓點。該壓控電流源電路包括NMOS管MN1，電流鏡(Current Mirror)、電流源I1、I2和補償電容Cc。其中，NMOS管MN1的柵極為此壓控電流源電路的輸入端和控制端，MN1的漏極與電流鏡的輸入端相連，其源極連接至電流源I1，電流源I1的另一端接地；電流源I2一端連接至電流鏡輸出端，其另一端接地；電容Cc一端連接至MN1源極，另一端接地。該壓控電流源電路的小信號傳遞函數(shù)如下式所示IfbVO=SCC1+SCCgm1---(1)]]>其中，Ifb是壓控電流源的輸出電流，VO是壓控電流源的控制電壓，該圖中也是該壓控電流源的輸入電壓和LDO電路的輸出電壓，SCC是電容CC的電導(dǎo)，gm1是NMOS管MN1的漏極與源極間跨導(dǎo)。
圖1所示LDO電路的最小工作電壓等于Vdrop_I1+VCurrent_Mirror+Vdsat_MN1，其中，Vdrop_I1為電流源I1上的電壓降，VCurrent_Mirror為電流鏡上的電壓降，Vdsat_MN1為MN1漏源極兩端的飽和壓降。該LDO電路的最小輸出電壓是Vth_MN1+Vdrop_I1，其中，Vth_MN1為MN1的閾值電壓，Vdrop_I1為電流源I1上的電壓降。
在標(biāo)準(zhǔn)的CMOS管中，NMOS管的體效應(yīng)是不能忽略的。通常，NMOS是直接在襯底上形成的，所以，在圖1所示電路中，由于體效應(yīng)影響的存在，將會造成電路性能的降低。如果考慮體效應(yīng)的影響，式(1)變?yōu)镮fbVO=SCC1+SCC(gm1-gmb1)---(1′)]]>
這里產(chǎn)生了附加項gmb1，gmb1是NMOS管MN1的體效應(yīng)電導(dǎo)。
LDO電路的最小輸出電壓值也由于體效應(yīng)的影響而進一步受到限制。原因如下最小輸出電壓為Vth_MN1+Vdrop_I1，而Vth_MN1=Vth0+γ(VSB+|2φF|-|2φF|)]]>其中，Vth0為本征閾值電壓，γ為體效應(yīng)常數(shù)，VSB為源極和襯底間的電壓差，φF為費米電勢。由于VSB不等于0，所以Vth_MN1變大，從而最小輸出電壓變大，使得最小輸出電壓不能足夠小。
圖1所示電路由于受到VCCS電路結(jié)構(gòu)的限制，不能應(yīng)用于低電源電壓及低電壓輸出的LDO中，從而限制了LDO的應(yīng)用。LDO主要用于系統(tǒng)級芯片的電壓供應(yīng)。隨著系統(tǒng)級芯片尺寸的縮小，其所需供應(yīng)電壓也在按比例縮小。這樣，LDO就需要能夠在低電壓輸入及低電壓輸出的情況下工作。在這種情況下，LDO的典型輸出電壓將是1.2V或更低，典型輸入電壓將是2V或更低。而通常，NMOS管閾值電壓Vth為0.7～1.1V(設(shè)計不可調(diào)整，且一般要考慮最差工藝偏差1.0V的情形)，漏極和源極之間的飽和壓降Vdsat為0.2～0.4V，Vdrop_I1與2Vdsat相當(dāng)，一般為0.4～0.8V。所以現(xiàn)有技術(shù)最小輸出電壓Vth_MN1+Vdrop_I1將會大于1.5V?，F(xiàn)有技術(shù)的最小工作電壓為Vdrop_I1+Vdsat_MN1+Vdrop_CurrentMirror，其中Vdrop_I1與2Vdsat相當(dāng)，Vdrop_CurrentMirror與Vdsat+Vth相當(dāng)，如果設(shè)計Vdsat為0.2V，考慮最大Vth為1.1V，則現(xiàn)有技術(shù)的最小工作電壓為1.9V。顯然，LDO現(xiàn)有技術(shù)的最小輸出電壓和最小工作電壓都不能很好的滿足低電壓輸入及低電壓輸出的要求。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種壓控電流源電路，可以在更小的控制電壓下工作。
為了解決上述技術(shù)問題，本發(fā)明提供了一種壓控電流源電路，所述壓控電流源電路由四個NMOS管MN1，MN2，MN3，MN4，電流鏡和補償電容Cc組成，其中，MN1的柵極連接至一電壓Vb1，其源極接地；MN2的柵極連接至MN1的柵極，其源極接地，MN3的柵極連接至一電壓Vb2，其源極連接至MN1的漏極，其漏極連接至電流鏡輸入端，MN4的柵極連接至MN3的柵極，其源極連接至MN2的漏極，其漏極連接至電流鏡的輸出端，補充電容CC一端連接至MN2的漏極，另一端連接至壓控電流源電路的電壓控制端。
進一步地，上述電路還可具有以下特點，所述壓控電流源電路元件的參數(shù)中，gm4＞10/ro2，其中，gm4為MN4的漏源極間跨導(dǎo)，ro2是MN2的漏源極間輸出電阻。
進一步地，上述電路還可具有以下特點，所述壓控電流源電路元件的參數(shù)中，電流鏡的輸出電流與輸入電流之比等于MN2的寬長比與MN1的寬長比的比值，且MN4的寬長比與MN3的寬長比的比值等于MN2的寬長比與MN1的寬長比的比值。
通過采用本發(fā)明的壓控電流源電路，可以在更小的控制電壓下工作。
本發(fā)明要解決的另一技術(shù)問題是提供一種帶有壓控電流源的低壓差穩(wěn)壓電源，該LDO電路能夠在低電壓輸入及低電壓輸出的情況下工作。
為了解決上述技術(shù)問題，本發(fā)明提供了一種帶有壓控電流源的低壓差穩(wěn)壓電源，包括依次連接的差分放大電路、中間放大電路、輸出放大電路、分壓電路和壓控電流源電路，所述輸出放大電路包括一個輸出管MPass，所述壓控電流源電路的電壓控制端，也即輸入端，連接到輸出管MPass的輸出端，其輸出端連接到分壓電路的分壓點，所述壓控電流源電路由四個NMOS管MN1，MN2，MN3，MN4，電流鏡和補償電容Cc組成，其中，MN1的柵極連接至一電壓Vb1，其源極接地；MN2的柵極連接至MN1的柵極，其源極接地，MN3的柵極連接至一電壓Vb2，其源極連接至MN1的漏極，其漏極連接至電流鏡輸入端，MN4的柵極連接至MN3的柵極，其源極連接至MN2的漏極，其漏極連接至電流鏡的輸出端，補充電容CC一端連接至MN2的漏極，另一端連接至壓控電流源電路的電壓控制端。
進一步地，上述電路還可具有以下特點，所述輸出放大電路包括一個輸出管MPass和輸出電容CO，所述輸出管的輸入端與電源Vcc相連、控制端與所述中間放大電路輸出端相連，所述分壓電路連接在MPass輸出端和地之間，分壓點B與所述差分放大電路的一輸入端以及所述壓控電流源電路的輸出端相連，所述差分放大電路另一輸入端接參考電壓，所述輸出電容CO與所述分壓電路并聯(lián)，其不接地的一端為低壓差穩(wěn)壓電源LDO電路的電壓輸出端A。所述低壓差穩(wěn)壓電源還包括連接在一輸出管MPass的輸出端和電壓輸出點A之間的一電阻Ra，所述壓控電流源電路的輸入端連接到該MPass的輸出端。
進一步地，上述電路還可具有以下特點，所述低壓差穩(wěn)壓電源包括2個輸出管，輸出管MPass2通過一電阻Ra與電壓輸出點A相連，另一輸出管MPass1的輸出端直接與電壓輸出點A相連，且所述輸出管MPass1與MPass2的寬長比之比為N。
進一步地，上述電路還可具有以下特點，所述輸出管MPass1與MPass2的寬長比之比N在100～1000之間。
進一步地，上述電路還可具有以下特點，所述壓控電流源電路元件的參數(shù)中，gm4＞10/ro2，其中，gm4為MN4的漏源極間跨導(dǎo)，ro2是MN2的漏源極間輸出電阻。
進一步地，上述電路還可具有以下特點，所述壓控電流源電路元件的參數(shù)中，電流鏡的輸出電流與輸入電流之等于MN2的寬長比與MN1的寬長比的比值，且MN4的寬長比與MN3的寬長比的比值等于MN2的寬長比與MN1的寬長比的比值。
進一步地，上述電路還可具有以下特點，所述四個NMOS管漏源極之間的飽和壓降為0.2～0.4V。
進一步地，上述電路還可具有以下特點，所述電路的最小工作電壓為0.6+Vth，Vth是NMOS管本征閾值電壓。
由上可見，本發(fā)明通過對一種現(xiàn)有的利用壓控電流源對LDO補償方法做改進，采用一種新的電路結(jié)構(gòu)實現(xiàn)這種壓控電流源，拓寬了用壓控電流源VCCS對LDO進行穩(wěn)定性補償?shù)姆椒ǖ倪m用范圍，使得LDO電路能夠在低電壓輸入及低電壓輸出的情況下工作。


圖1是現(xiàn)有技術(shù)中的LDO的電路圖，其中黑框內(nèi)為現(xiàn)有技術(shù)中的壓控電流源電路。
圖2是本發(fā)明第一實施例的LDO的電路圖，其中黑框內(nèi)為本發(fā)明的壓控電流源電路。
圖3是本發(fā)明的壓控電流源電路。
圖4是本發(fā)明壓控電流源電路的小信號等效電路。
圖5是本發(fā)明第二實施例的LDO的電路圖，其中黑框內(nèi)為本發(fā)明的壓控電流源電路。
圖6是本發(fā)明第二實施例圖5電路從Vg到Vf部分的小信號等效電路。
圖7是本發(fā)明第三實施例的LDO的電路圖，其中黑框內(nèi)為本發(fā)明的壓控電流源電路。
具體實施例方式
下面結(jié)合附圖和實施例對本發(fā)明的技術(shù)方案進行詳細說明。
第一實施例如圖2所示，同圖1相比，該LDO的結(jié)構(gòu)中壓控電流源電路由四個NMOS管MN1、MN2、MN3、MN4、電流鏡和補償電容Cc組成，其中，MN1的柵極連接至一電壓Vb1，其源極接地；MN2的柵極連接至MN1的柵極，其源極接地，MN3的柵極連接至一電壓Vb2，其源極連接至MN1的漏極，其漏極連接至電流鏡的輸入端，MN4的柵極連接至MN3的柵極，其源極連接至MN2的漏極，其漏極連接至電流鏡的輸出端和壓控電流源的電流輸出端Vfb，電流鏡的輸出端連接至分壓點B，補充電容Cc一端連接至MN2的漏極，另一端連接至壓控電流源的電壓控制端。
此電路的設(shè)計原理為通過壓控電流源電路產(chǎn)生一注入圖2中B節(jié)點的小信號電流，但沒有直流電流流入B節(jié)點。為了實現(xiàn)注入B節(jié)點的直流電流為零，在設(shè)計中，需使改進型壓控電流源電路中MN1和MN3的直流電流經(jīng)電流鏡鏡像后流出的直流電流與MN2和MN4的直流電流相等。在本設(shè)計中，MN1和MN2的柵極電壓相等，都為Vb1。則MN2和MN1直流電流之比為(W/L)MN2/(W/L)MN1。(W/L)MN1為MN1的寬度和長度之比，(W/L)MN2為MN2的寬度和長度之比，這些寬度和長度為MOS管的幾何尺寸。如果電流鏡的輸出電流與輸入電流之比為M，則在本設(shè)計中需使(W/L)MN2/(W/L)MN1＝M，為了更好的匹配MN1和MN2的電流，應(yīng)設(shè)計級聯(lián)管MN4和MN3的寬長比滿足(W/L)MN4/(W/L)MN3＝(W/L)MN2/(W/L)MN1，從而電流鏡流出的直流電流與從MN2和MN4流出的直流電流所抵消，沒有直流電流流入B節(jié)點。
圖3所示為圖2中的局部電路，即其中的壓控電流源電路，圖4所示為圖3的小信號等效電路圖。在該壓控電流源電路中，為了簡化分析，這里忽略了MN2和MN4的輸出電阻Ro2和Ro4，因為Ro2和Ro4的電阻都很大，相當(dāng)于開路，通常設(shè)計時滿足gm4＞＞1/ro2(遠遠大于一般是指大于另一個值的10倍以上，此處即為gm4＞10/ro2)，則根據(jù)基爾霍夫定律KCL有(VO-VX)SCC+gm4(-VX)＝0gm4(-VX)+Ifb＝0解上述方程得Ifb=VOSCCgm4gm4+SCC]]>則IfbVO=SCC1+SCCgm4---(2)]]>其中，gm4為MN4的漏源極間跨導(dǎo)，Vx為MN4源極及MN2漏極電壓，SCC是電容CC的電導(dǎo)，Ifb是壓控電流源的輸出電流。
參見圖4所示的本發(fā)明壓控電流源的小信號等效電路，當(dāng)同樣考慮到NMOS管的體效應(yīng)時，用(gm4+gmb4)替代gm4可以得到IfbVO=SCC1+SCC(gm4+gmb4)---(2′)]]>由上式可知，(2)式中的gm4項增加了附加項gmb4。比較式(1′)和式(2′)可以看出，本發(fā)明中的(gm4+gmb4)比現(xiàn)有技術(shù)中的(gm1-gmb1)大，因為gmb4和gmb1都為正值，且gm4和gm1大小相當(dāng)，gmb4和gmb1大小相當(dāng)，所以本發(fā)明中的非理想極點頻率 比現(xiàn)有技術(shù)中的非理想極點頻率 更大，處于更高頻，更趨向于可被忽略，將不必要的極點移至高頻段，達到對LDO電路穩(wěn)定性進行補償?shù)哪康摹?br> 本實施方案中，壓控電流源的控制電壓，即LDO電路的最小輸出電壓為Vdsat_MN2，Vdsat_MN2是MN2漏極和源極之間的飽和壓降。通常NMOS管漏極和源極之間的飽和壓降為0.2～0.4V，可通過設(shè)計元件尺寸和電流來調(diào)整，而NMOS管閾值電壓Vth通常為0.7～1.1V，設(shè)計不可調(diào)整，且一般要考慮最差工藝偏差1.0V的情形。所以本發(fā)明的最小輸出電壓為0.2～0.4V，小于現(xiàn)有技術(shù)的最小輸出電壓Vth_MN1+Vdrop_I1。本發(fā)明的最小工作電壓為Vdsat_MN1+Vdsat_MN2+Vdrop_CurrentMirror，其中Vdrop_CurrentMirror與Vdsat+Vth相當(dāng)，如果設(shè)計Vdsat為0.2V，考慮最大Vth為1.1V，則本發(fā)明的最小工作電壓為1.7V，小于現(xiàn)有技術(shù)的最小工作電壓1.9V。
第二實施例降壓的DC/DC變換器的應(yīng)用非常廣泛，其輸入電壓Vcc/輸出電壓Vout可以為5V/3.3V，5V/1.8V或5V/12V等等。通常，降壓的DC/DC變換器需要大電感和輸出電容，這些元件十分昂貴且體積很大。與其它很多開關(guān)型電源(SMPS，Switching Mode Power Supply)相比，LDO工作時只需要增加一個電容即可工作。在本領(lǐng)域，該電容已經(jīng)減小到1uF甚至更少。作為電壓源，LDO具有很多優(yōu)點。如更好的線性和負(fù)載調(diào)節(jié)能力，輸入電壓Vcc和輸出電壓Vout之差最小可以達到200～300mV也能正常工作。電源抑制比(PSRR)高，PSRR代表了輸入電壓Vcc變化時輸出電壓Vout的穩(wěn)定性。快速響應(yīng)、很小的靜態(tài)電流以及低噪聲等等特性，使得其不可替代。
但是，如何提高具有1uF低等效串聯(lián)電阻(ESR)的陶瓷電容的大電流輸出的LDO電路的穩(wěn)定性仍然是一個挑戰(zhàn)。
按照電路原理，在工作頻寬內(nèi)，回路傳遞函數(shù)中存在的每一極點將使增益按-20dB的斜率下降、相位下降90度，而每一零點使增益按20dB的斜率上升、相位上升90度。另外，在增益為0的頻率點相位裕量應(yīng)大于零才是穩(wěn)定的，較佳應(yīng)大于30度以上。從穩(wěn)定性的角度，最好將電路的傳遞函數(shù)設(shè)計成單極點，或者等效為單極點的，因為一個極點的影響可以通過鄰近的一個零點來抵消。
圖1的電路中，電容Co及其等效串聯(lián)電阻RESR(圖中未示出)會形成一個零點，該零點頻率如下式所示fESR=12πRESRCo]]>因此，當(dāng)采用低ESR的小的陶瓷輸出電容Co時，ESR零點通?？梢员缓雎?，因為它位于很高的頻率。
這樣，在圖1中，具有3個極點和1個零點fP1=12πR1C1]]>fP2=12πR2C2]]>fP3=12πRLCO]]>fZ1=12πRf1CC]]>其中極點fP1是差分放大電路的輸出電容C1和電阻R1形成的，極點fP2是中間放大電路的輸出電容C2和電阻R2形成的，極點fP3是輸出放大電路的輸出電容Co和負(fù)載RL形成的。為了使該LDO的反饋回路穩(wěn)定，必須設(shè)計零點來抵消掉一個極點，且另一個極點必須被推到帶寬頻率(cross-over)之外。在上述參考文獻中提出的方案是將fP3設(shè)計為主極點，fZ1設(shè)計為用來抵消極點fp2，fP1被推到超過帶寬的高頻。抵消并不要求零點和極點相等，只要相互接近即可。
但是，為了將fP1推到高頻，差分放大電路中的差分對電路和電流鏡必須設(shè)計為具有很小的尺寸以使信號通道的電容最小化，這會導(dǎo)致較大的匹配誤差。此外，頻寬也會受限，這樣會降低高頻時的PSRR，使得PSRR在10KHz時會很差，因為PSRR依賴于高頻時的增益，而帶寬的變小也會使LDO響應(yīng)變壞。
在圖2的基礎(chǔ)上，在輸出管MPass和電壓輸出點A之間增加了一個電阻Ra，并將壓控電流源的輸入端連接到MPass的輸出端即C點處。設(shè)C點處電壓為Vx，B點處電壓為Vf。這種新的結(jié)構(gòu)為LDO增加了另一個零點，分析如下圖6所示是圖5電路從Vg到Vf部分的小信號等效電路，其中將圖5中的壓控電流源電路用一個電流源來替代。根據(jù)基爾霍夫定律，可以得到gm3Vg＝Vx(SCC)+(Vx-VO)/Ra(a)(Vx-VO)/Ra=(VO-Vf)/Rf1+VO/(RL//1SCO)---(b)]]>Vx(SCC)+(VO-Vf)/Rf1＝Vf/Rf2(c)求解這些等式，可以得到Vf/Vg=gm3[RaRf1S2CCCO+SCCRf1+1](1+Rf1Rf2)[CCCORaS2+SCO+1RL]---(b)]]>(d)式即圖6中電路的傳遞函數(shù)。通過選擇元件參數(shù)使得Ra＜＜RL＜＜Rf1and Ra＜＜RL＜＜Rf2(遠遠小于一般是指小于另一個值的1/10以上，如Ra＜＜RL一般是指Ra＜RL/10，)，這樣在求解極點和零點時，可以先將上式簡化為 可以求得該傳遞函數(shù)的1個極點和1個零點fPa1=12πPLCO,fZa1=12πRf1CC]]>然后可求得另1個極點和另1個零點
fPa2=12πRaCC,fZa2=12πRaCO]]>在電路設(shè)計時，通過設(shè)計使Ra＜＜RL＜＜Rf1and Ra＜＜RL＜＜Rf2的條件滿足，另外，Cc通常遠遠小于CoC1和C2中的最小值，因為Ra和Cc都很小，如取Ra為0.1ohm，Ccis 1pF.所以fPa2在很高的頻率上，其對回路穩(wěn)定性的影響可以忽略。
對圖5中的電路，再加上差分放大電路輸出電容C1和電阻R1形成的極點fP1，及中間放大電路輸出電容C2和電阻R2形成的極點fP2，因此圖5中LDO環(huán)路的傳遞函數(shù)共具有3個極點和2個零點。
fP1=12πR1C1;fP2=12πR2C2;fP3=12πRLCO]]>fZ1=12πRf1CC;fZ2=12πRaCO]]>可以看出圖5中的LDO與圖1相比，增加了頻寬內(nèi)的零點fZ2。為了驅(qū)動300mA或更大的電流，MPass會具有較大的尺寸，從而在它的柵極節(jié)點上產(chǎn)生大電容，該電容為C的一部分(C2還包括前級電路的寄生電容)。這樣，fP2將成為主極點。而fP1和fP3會被fZ1和fZ2抵消。因此，該回路將具有很好的穩(wěn)定性，并具有90度左右的相位容量。
例如，可以設(shè)計內(nèi)部的R1，C1(設(shè)計R1和C1較小)和R2，C2，使得fp1≈fz2，較佳滿足fp1/fz2在1/3～3的范圍內(nèi)；同樣，通過設(shè)計Rf1，Cc和RL，Co，使得fz1≈fp3，較佳滿足fp1/fz2在1/3～3的范圍內(nèi)。本實施例中，fp2＜fp3，則fp2為主極點。因此，fz2抵消fp1，fz1抵消fp3，圖5中的LDO即可以近似看成僅剩fp2的單極點系統(tǒng)。抵消并不要求相等，因為相位裕量并不要求一定大于90度，只要大于45度、30度都是可以的。
一種設(shè)計為RL＝11Ω，Co＝0.5uF，fp3≈29KHz；Rf1＝1450KΩ，Cc＝3.8pF，fz1≈29KHz；Ra＝0.44Ω，Co＝0.5uF，fz2≈716KHz。R1＝112KΩ，C1＝2pF，fp1≈711KHz。
需要注意的是，上述電阻和電容的參數(shù)可以有很多選擇，不同的參數(shù)設(shè)計會使得主極點有所不同，而用哪個零點和極點抵消也不需要固定為一種方式。因為Ra的存在，可以產(chǎn)生一個帶寬內(nèi)的零點，只要該零點接近其中的一個極點即可，不過為了避免為LDO其它性能的影響，較佳使Ra＜＜RL，即Ra＜RL/10，一般小于1歐姆。
本實施例中壓控電流源電路的內(nèi)部結(jié)構(gòu)同第一實施例即圖2中的壓控電流源電路的內(nèi)部結(jié)構(gòu)完全一致，其輸出端仍然連接到LDO分壓電路的分壓點B，但其電壓控制端可以不連接到LDO電路的電壓輸出端，而是通過一電阻Ra與LDO電路的電壓輸出端相連，如圖5所示。
在這種情況下，由于壓控電流源電壓控制端的電壓與LDO的輸出電壓存在比例關(guān)系，因此，壓控電流源電壓控制端的最小電壓降低后，LDO的輸出電壓也隨之降低。
第三實施例如圖7所示，本實施例與第二實施例的不同之處僅在于LDO包括兩個在電壓輸出點A與電源Vcc之間并聯(lián)的P型MOS管構(gòu)成的兩個輸出管，一個稱為輸出管Pass1，另一個稱為輸出管MPass，電阻Ra連接到MPass和A點之間。連接到壓控電流源輸入端的電壓Vf從Ra和MPass的連接點C引出。應(yīng)使MPass的寬長比之比遠遠小于MPass1，較佳為MPass1的1/1000～1/100，本實施例選1/900。這樣，流經(jīng)MPass和Ra的電流就會遠遠小于流經(jīng)MPass1的電流。實際上，在制造時，可從由成百上千個并聯(lián)的P型MOS管中取出其中一個作為MPass，其它作為MPass1即可。
同樣在本實施例，按電路從Vg到Vf部分的小信號等效電路求解其傳遞函數(shù)，假定MPass1與MPass的寬長比之比為N，如果MPass1的寬度和長度為W1和L1，Pass的寬度和長度為W2和L2，即N=(W1/L1)(W2/L2)]]>按類似的方法可推導(dǎo)出fZ2=12πRaCO/N]]>即本實施例的Ra/N和第二實施例的Ra相當(dāng)就可以了，這樣本實施例的Ra可以做到100歐姆的量級。
本實施例中壓控電流源電路的內(nèi)部結(jié)構(gòu)同第一實施例即圖2中的壓控電流源電路的內(nèi)部結(jié)構(gòu)完全一致，其輸出端仍然連接到LDO分壓電路的分壓點B，其電壓控制端通過電阻Ra連接到與LDO電路的電壓輸出端相連。
在這種情況下，同第二實施例一樣，由于壓控電流源電壓控制端的電壓與LDO的輸出電壓存在比例關(guān)系，因此，壓控電流源電壓控制端的最小電壓降低后，LDO的輸出電壓也隨之降低。
當(dāng)然，本發(fā)明還可有其他多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護范圍。
權(quán)利要求
1.一種帶有壓控電流源的低壓差穩(wěn)壓電源，包括依次連接的差分放大電路、中間放大電路、輸出放大電路、分壓電路和壓控電流源電路，所述輸出放大電路包括一個輸出管MPass，所述壓控電流源電路的電壓控制端，也即輸入端，連接到輸出管MPass的輸出端，其輸出端連接到分壓電路的分壓點B，其特征在于所述壓控電流源電路由四個NMOS管MN1，MN2，MN3，MN4，電流鏡和補償電容Cc組成，其中，MN1的柵極連接至一電壓Vb1，其源極接地；MN2的柵極連接至MN1的柵極，其源極接地，MN3的柵極連接至一電壓Vb2，其源極連接至MN1的漏極，其漏極連接至電流鏡輸入端，MN4的柵極連接至MN3的柵極，其源極連接至MN2的漏極，其漏極連接至電流鏡的輸出端，補充電容CC一端連接至MN2的漏極，另一端連接至壓控電流源電路的電壓控制端。
2.如權(quán)利要求1所述的低壓差穩(wěn)壓電源，其特征在于所述輸出放大電路包括一個輸出管MPass和輸出電容CO，所述輸出管的輸入端與電源Vcc相連、控制端與所述中間放大電路輸出端相連，所述分壓電路連接在MPass輸出端和地之間，分壓點B與所述差分放大電路的一輸入端以及所述壓控電流源電路的輸出端相連，所述差分放大電路另一輸入端接參考電壓，所述輸出電容CO與所述分壓電路并聯(lián)，其不接地的一端為低壓差穩(wěn)壓電源LDO電路的電壓輸出端A。所述低壓差穩(wěn)壓電源還包括連接在一輸出管MPass的輸出端和電壓輸出點A之間的一電阻Ra，所述壓控電流源電路的電壓控制端連接到該MPass的輸出端。
3.如權(quán)利要求2所述的低壓差穩(wěn)壓電源，其特征在于所述低壓差穩(wěn)壓電源包括2個輸出管，除輸出管MPass外，另一輸出管MPass1的輸出端直接與電壓輸出點A相連，且所述輸出管MPass1與MPass的寬長比之比為N。
4.如權(quán)利要求3所述的低壓差穩(wěn)壓電源，其特征在于所述輸出管MPass1與MPass的寬長比之比N在100～1000之間。
5.如權(quán)利要求1所述的低壓差穩(wěn)壓電源，其特征在于所述壓控電流源電路元件的參數(shù)中，gm4＞10/ro2，其中，gm4為MN4的漏源極間跨導(dǎo)，ro2是MN2的漏源極間輸出電阻。
6.如權(quán)利要求1所述的低壓差穩(wěn)壓電源，其特征在于所述壓控電流源電路元件的參數(shù)中，電流鏡的輸出電流與輸入電流之比等于MN2的寬長比與MN1的寬長比的比值，且MN4的寬長比與MN3的寬長比的比值等于MN2的寬長比與MN1的寬長比的比值。
7.如權(quán)利要求1所述的低壓差穩(wěn)壓電源，其特征在于所述四個NMOS管漏源極之間的飽和壓降為0.2～0.4V。
8.如權(quán)利要求1所述的低壓差穩(wěn)壓電壓，其特征在于所述電路的最小工作電壓為0.6+Vth，其中Vth是PMOS管本征閾值電壓。
9.一種壓控電流源電路，其特征在于所述壓控電流源電路由四個NMOS管MN1，MN2，MN3，MN4，電流鏡和補償電容Cc組成，其中，MN1的柵極連接至一電壓Vb1，其源極接地；MN2的柵極連接至MN1的柵極，其源極接地，MN3的柵極連接至一電壓Vb2，其源極連接至MN1的漏極，其漏極連接至電流鏡輸入端，MN4的柵極連接至MN3的柵極，其源極連接至MN2的漏極，其漏極連接至電流鏡的輸出端，補充電容CC一端連接至MN2的漏極，另一端連接至壓控電流源電路的電壓控制端。
10.如權(quán)利要求9所述的壓控電流源電路，其特征在于所述壓控電流源電路元件的參數(shù)中，gm4＞10/ro2，其中，gm4為MN4的漏源極間跨導(dǎo)，ro2是MN2的漏源極間輸出電阻。
11.如權(quán)利要求9所述的壓控電流源電路，其特征在于所述壓控電流源電路元件的參數(shù)中，電流鏡的輸出電流與輸入電流之比等于MN2的寬長比與MN1的寬長比的比值，且MN4的寬長比與MN3的寬長比的比值等于MN2的寬長比與MN1的寬長比的比值。
全文摘要
一種壓控電流源電路及帶有該壓控電流源的LDO電源，由四個NMOS管MN1～MN4，電流鏡和電容Cc組成。MN1柵極接至電壓Vb1，源極接地；MN2柵極接至MN1柵極，源極接地；MN3柵極接至電壓Vb2，源極接至MN1漏極，漏極接至電流鏡輸入端；MN4柵極接至MN3柵極，源極接至MN2漏極，漏極接至電流鏡輸出端；C
文檔編號G05F3/24GK101078943SQ200710099170
公開日2007年11月28日 申請日期2007年5月15日 優(yōu)先權(quán)日2007年5月15日
發(fā)明者尹航, 王釗 申請人:北京中星微電子有限公司