專利名稱：調(diào)節(jié)電路中閥值電壓的結(jié)構(gòu)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路和用于補(bǔ)償半導(dǎo)體集成電路的
器件制程變化，即FET閾值電壓(Vt)變化的方法。
背景技術(shù)：
在形成電路過程中通?？紤]制程變化來設(shè)計(jì)半導(dǎo)體集成電路。具 體地說，假定制程變化，如此設(shè)計(jì)半導(dǎo)體集成電路，即它們?cè)诩俣ǚ?圍的制程變化內(nèi)以理想的性能可靠地工作。然而，因?yàn)楹茈y假定器件 的性能變化，所以設(shè)計(jì)半導(dǎo)體集成電路所需的時(shí)間周期增加，必須給 出使半導(dǎo)體集成電路在最差情形中工作的時(shí)間裕度，由此設(shè)計(jì)的半導(dǎo) 體集成電路性能降低。最近提出了能補(bǔ)償半導(dǎo)體集成電路的器件性能 變化的變化補(bǔ)償電路，從而能使半導(dǎo)體集成電路表現(xiàn)出恒定的性能級(jí) 別。
FET的閾值電壓變化一般是一種由于快速熱退火(RTA)的芯 片內(nèi)變化而產(chǎn)生的器件性能變化。因?yàn)槠骷圃熳兓前雽?dǎo)體器件的 物理結(jié)構(gòu)變化和化學(xué)組分的結(jié)果，所以由于不能完全消除制造誤差， 這些變化根本不能避免。
在模擬電路中通常利用電流鏡來在芯片周圍和之內(nèi)的區(qū)域中精 確再現(xiàn)參考電壓和電流。盡管閾值電壓(Vt)必須跨過芯片匹配，但 公知的的是，由于RTA導(dǎo)致的大范圍的芯片內(nèi)制程變化，存在大范 圍的Vt失配。公知的方案試圖盡可能地保持晶體管的局部環(huán)境相同， 并使用物理上較大的晶體管來努力使失配最小化。因?yàn)檫@些大范圍的 失配方案一般需要作用于非常大的區(qū)域上，所以發(fā)現(xiàn)這些方案驚人地 昂貴。

發(fā)明內(nèi)容
依照本發(fā)明的一個(gè)方面， 一種結(jié)構(gòu)包括被分為小塊的電路，所述
小塊具有與制程變化相關(guān)的特性長度的一小部分相對(duì)應(yīng)的預(yù)定尺寸， 局部電路位于每個(gè)電路小塊中，且參考信號(hào)耦合到每個(gè)局部電路。局 部電路響應(yīng)于參考信號(hào)產(chǎn)生補(bǔ)償信號(hào)，從而將各個(gè)小塊的電參數(shù)調(diào)整 為預(yù)定的值。
依照本發(fā)明的另一個(gè)方面， 一種用于調(diào)節(jié)電路中閾值電壓的方 法，其中在所述電路上具有制程變化，該方法包括將電路分為多個(gè)小 塊，調(diào)節(jié)每個(gè)小塊中的局部閾值。
此外，在本發(fā)明的另一個(gè)方面中， 一種具有長度方向變化的參數(shù) 的電路，包括多個(gè)小塊、耦合到每個(gè)小塊的至少一個(gè)調(diào)節(jié)器、耦合到 所述至少一個(gè)調(diào)節(jié)器每一個(gè)的參考信號(hào)，所述至少一個(gè)調(diào)節(jié)器構(gòu)造并 設(shè)置成給每個(gè)小塊傳送信號(hào)，從而長度方向變化的該參數(shù)對(duì)應(yīng)于參考 信號(hào)的值。


圖1圖解了依照本發(fā)明的被分為物理小塊的電路； 圖2a和2b分別圖解了用于補(bǔ)償nFET和pFET局部閾值電壓的 調(diào)節(jié)器；
圖3a和3b分別圖解了用于補(bǔ)償nFET和pFET局部閾值電壓的 可選擇的調(diào)節(jié)器；和
圖4a和4b分別圖解了用于補(bǔ)償nFET和pFET局部閾值電壓的 另一可選擇的調(diào)節(jié)器。
具體實(shí)施例方式
本發(fā)明涉及一種電路，其構(gòu)造并設(shè)置成對(duì)局部制程環(huán)境采樣并調(diào) 整本體偏壓，從而在芯片內(nèi)保持與"主晶體管"匹配的閾值電壓，這能 夠使需要精確Vt匹配的電路，即電流鏡精確工作。依照本發(fā)明的一 個(gè)實(shí)施方案，阱柵(well grid)被分為小塊，這些小塊是期望RTA長 度尺寸的一小部分，如尺寸的一半(例如線性尺寸)，并給每個(gè)小塊 耦合至少一個(gè)電壓調(diào)節(jié)器。依照本發(fā)明另一個(gè)實(shí)施方案，小塊尺寸例 如為2mmx2mm，用于P且止RTA。
如圖1中所示，顯示了集成電路芯片10,其中例如由于在形成
芯片IO過程中由RTA導(dǎo)致的大范圍的芯片內(nèi)制程變化，晶體管閾值 電壓Vt中的系統(tǒng)整體變化在距離上緩慢變化。因而，閾值的變化具 有長度比例，從而^^知的是跨過芯片IO產(chǎn)生Vt失配和變化。因此， 芯片10被分為多個(gè)小塊11，其幾何形狀例如對(duì)應(yīng)于RTA長度比例的 線性尺寸(和物理范圍)的一半，例如2mmx2mm。通過小塊11的 每行12, 13施加全局Vtref信號(hào)。然而，由于上述Vt失配，每個(gè)小 塊中的局部Vt從全局Vtref值變化。因此，每個(gè)小塊ll都包括至少 一個(gè)調(diào)節(jié)器14，優(yōu)選包括兩個(gè)調(diào)節(jié)器，該調(diào)節(jié)器耦合到局部阱(或背 柵)偏置柵極(bias grid)。在該點(diǎn)上，調(diào)節(jié)器14關(guān)注局部Vt與全 局Vtref值之間的變化，從而通過產(chǎn)生阱偏壓(或本體偏壓)補(bǔ)償該 電路的變化，從而使局部Vt與全局Vtref值相同。
此外，根據(jù)設(shè)計(jì)者希望的閾值電壓的誤差和指定的變化速度R 來確定小塊ll的幾何形狀。在該點(diǎn)上，小塊的尺寸xR小于或等于該 希望的誤差。如上所述，本發(fā)明典型的實(shí)施方案利用2mmx2mm的小 塊尺寸。
依照本發(fā)明典型的實(shí)施方案，每個(gè)小塊11都包括至少一個(gè)用于 修正小塊局部Vt的調(diào)節(jié)器14。如圖2a中所示，調(diào)節(jié)器20耦合到小 塊11"，從而將小塊ll"的局部Vt修正到與全局Vt ref值相同。圖 2a中的調(diào)節(jié)器20設(shè)置作為nFET本體電壓的擴(kuò)散電阻器。如圖所示， 放大器21通過電阻器22在"-"輸入端接收全局Vt ref，通過晶體管23 在"+"輸入端接收局部Vt。此外，任何常規(guī)電流源的電流源28耦合到 放大器21的"+"輸入端，放大器21的輸出端通過電阻器24反饋到"+" 輸入端。通過跨過耦合到Vss的電阻器25的壓降建立局部Vt,放大 器21的輸出端耦合到小塊ll"的nFET26和27，從而調(diào)整阱或本體 偏壓Vb，從而使Vt與全局Vtref值相同。盡管該典型實(shí)施方案用于 nFET，但應(yīng)當(dāng)理解，在小塊ll中可使用pFET的第二個(gè)調(diào)節(jié)器，或 者根據(jù)nFET偏壓局部推斷pFET的值。就是說，通過測(cè)量nFET的 偏差，可合理預(yù)測(cè)pFET變化所必需的補(bǔ)償。
除了電流源28和放大器21之夕卜，以與模擬電路設(shè)計(jì)中熟練技術(shù)
人員一致并熟悉的方式設(shè)計(jì)包含電阻器22, 23， 24和25的電路細(xì)節(jié)， 從而實(shí)現(xiàn)對(duì)晶體管26和27進(jìn)行Vt調(diào)整的修正級(jí)別。特別是，通過 電阻器24與電阻器23的比率來放大響應(yīng)于制程變化的電阻器25處 的電壓變化，并通過本體效應(yīng)系數(shù)(body effect coefficient) dVt/dVb， 即Vt中的變化除以本體偏壓Vb中的變化，將其轉(zhuǎn)換為晶體管26中 的Vt變化。因而，如果例如跨過電阻器25的電壓變化10mV對(duì)應(yīng)于 晶體管26處所需的30mV的Vt調(diào)整，則與電阻器24和電阻器23的 比率對(duì)應(yīng)的因素xdVt/dVbxlOmV必須等于30mV。
當(dāng)用第二個(gè)全局vt ref和互補(bǔ)調(diào)節(jié)器調(diào)整pFET時(shí)，可使用圖 2b中所示的調(diào)節(jié)器20，。調(diào)節(jié)器20，耦合到小塊11",從而將小塊11" 的局部Vt修正為與全局Vt ref值相同。圖2b中的調(diào)節(jié)器20，設(shè)置作 為用于pFET本體電壓的擴(kuò)散電阻器調(diào)節(jié)器。如圖所示，放大器21， 通過電阻器22，在"-"輸入端接收全局Vt ref,通過電阻器23，在"+，，輸 入端接收局部Vt。此外，任何常規(guī)電流源的電流源28，耦合到放大器 21，的"+"輸入端，放大器21，的輸出端通過電阻器24，反饋到"+"輸入 端。通過跨過耦合到Vdd的電阻器25，的壓降建立局部Vt，放大器 21，的輸出端耦合到小塊ll"的pFET26，和27，，從而調(diào)整阱或本體偏 壓Vb，以使Vt與全局Vtref值相同。
在圖3a所示的可選擇的實(shí)施方案中，調(diào)節(jié)器30耦合到小塊 11"，，從而將小塊ll"，的局部Vt修正為與全局Vtref值相同。圖3a 中的調(diào)節(jié)器30設(shè)置作為用于nFET本體電壓的驅(qū)動(dòng)電流調(diào)節(jié)器。如 圖所示，放大器31通過電阻器32在"-"輸入端接收全局Vt ref，通過 電阻器33在"+"輸入端接收局部Vt。此外，任何常規(guī)電流源的電流源 38耦合到放大器31的"+"輸入端，放大器31的輸出端通過電阻器34 反饋到"+"輸入端。通過耦合到Vss的參考晶體管35建立局部Vt，放 大器31的輸出端耦合到小塊ll，"的nFET36和37，從而調(diào)整阱或本 體偏壓Vb,以使Vt與全局Vtref值相同。
除了電流源38和放大器31之外，以與模擬電路設(shè)計(jì)中熟練技術(shù) 人員一致并熟悉的方式設(shè)計(jì)包含電阻器32， 33，和24的電路細(xì)節(jié)，
從而實(shí)現(xiàn)對(duì)晶體管36和37進(jìn)行Vt調(diào)整的修正級(jí)別。特別是，通過 電阻器34與電阻器33的比率來放大響應(yīng)于制程變化的電阻器35處 的電壓變化，并通過本體效應(yīng)系數(shù)(body effect coefficient) dVt/dVb, 即Vt中的變化除以本體偏壓Vb中的變化，將其轉(zhuǎn)換為晶體管36中 的Vt變化。因而，如果例如跨過電阻器35的電壓變化20mV對(duì)應(yīng)于 晶體管36處所需的30mV的Vt調(diào)整，則與電阻器34和電阻器33的 比率對(duì)應(yīng)的因素xdVt/dVbx20mV必須等于30mV。
作為典型的實(shí)施方案，該可選擇的實(shí)施方案用于nFET。應(yīng)當(dāng)理 解，在小塊ll"，中可使用用于pFET的第二個(gè)調(diào)節(jié)器，或者根據(jù)nFET 偏壓局部推斷pFET的值。就是說，通過測(cè)量nFET的偏差，可合理 預(yù)測(cè)pFET變化所必需的補(bǔ)償。
當(dāng)用第二個(gè)全局vt ref和互補(bǔ)調(diào)節(jié)器調(diào)整pFET時(shí)，可使用圖 3b中所示的調(diào)節(jié)器30，。調(diào)節(jié)器30，耦合到小塊31，，從而將小塊ll，" 的局部Vt修正為與全局Vt ref值相同。圖3b中的調(diào)節(jié)器30，設(shè)置作 為用于pFET本體電壓的驅(qū)動(dòng)電流調(diào)節(jié)器。如圖所示，放大器31，通 過電阻器32，在"-"輸入端接收全局Vt ref，通過電阻器33，在"+"輸入 端接收局部Vt。此外，任何常規(guī)電流源的電流源38，耦合到放大器31， 的"+"輸入端，放大器32，的輸出端通過電阻器34，反饋到"+"輸入端。 通過耦合到Vdd的參考晶體管35，建立局部Vt，放大器31，的輸出端 耦合到小塊31，的pFET36，和37，，從而調(diào)整阱或本體偏壓Vb，，以使 Vt與全局Vtref值相同。
在另一個(gè)變形的典型實(shí)施方案中，在小塊中設(shè)置FET來調(diào)節(jié)局 部Vt。如圖4a中所示，調(diào)節(jié)器40由耦合到小塊41的全局Vt ref， 局部Vt以及地的nFET42組成。此外，任何常規(guī)電流源的電流源48 耦合到局部Vt,并由此耦合到小塊41的nFET46和47，從而調(diào)整阱 或本體偏壓Vb，，以使Vt與全局Vtref值相同。
當(dāng)用第二個(gè)全局Vt ref和互補(bǔ)調(diào)節(jié)器調(diào)整pFET時(shí)，可使用圖 4b中所示的調(diào)節(jié)器40，。調(diào)節(jié)器40，由耦合到小塊41 ，的全局Vt ref, 局部Vt以及地的pFET42，組成。任何常規(guī)電流源的電流源48，耦合到
局部Vt，并由此耦合到pFET46，和47，，從而調(diào)整阱或本體偏壓Vb，， 以使Vt與全局Vt ref值相同。
應(yīng)當(dāng)注意，本發(fā)明可用在芯片內(nèi)部和芯片間的排列中。 如上所述的電路是集成電路芯片涉及的一部分。以繪圖計(jì)算機(jī)編 程語言產(chǎn)生芯片設(shè)計(jì)，并將其存儲(chǔ)在計(jì)算機(jī)存儲(chǔ)介質(zhì)(例如盤、帶、 物理硬盤驅(qū)動(dòng)器、或虛擬硬盤驅(qū)動(dòng)器，如存儲(chǔ)在存儲(chǔ)訪問網(wǎng)絡(luò)中)。 如果設(shè)計(jì)者不制造芯片或者用于制造芯片的光刻掩模，則設(shè)計(jì)者通過 物理方式(如通過提供存儲(chǔ)有設(shè)計(jì)的存儲(chǔ)介質(zhì)的拷貝)或者電子方式 (例如通過互聯(lián)網(wǎng))直接或間接將最終的設(shè)計(jì)傳送給這些機(jī)構(gòu)。然后 將存儲(chǔ)的設(shè)計(jì)轉(zhuǎn)換為適當(dāng)?shù)男问?例如，GDSII)，用于制造光刻掩 模，光刻掩模一般包括形成在晶片上的芯片設(shè)計(jì)的多個(gè)副本。利用光 刻掩模確定晶片(和/或其上的層)將要被蝕刻或進(jìn)行其他處理的區(qū)域。 此外，在制造集成電路芯片過程中也利用如上所述的工序。
生產(chǎn)者以原料晶片形式(就是說，作為具有多個(gè)未封裝芯片的單 個(gè)晶片)、作為棵芯、或者以封裝的形式分配最終的集成電路芯片。 在后一種情形中，芯片被裝配在單芯片封裝體中(例如塑料栽體，其 具有固定到母板或其他高級(jí)載體的引線)或者多芯片封裝體中(例如 瓷載體，其具有表面互聯(lián)線或隱藏互聯(lián)線之一或者兩者)。在任何情 形中，作為(a)中間產(chǎn)品，如母板，或(b)最終產(chǎn)品的一部分，芯 片可與其他芯片、離散電路元件、和/或其他信號(hào)處理器件進(jìn)行集成。 最終產(chǎn)品可以是任何產(chǎn)品，包括集成電路芯片，范圍從玩具和其他低 端應(yīng)用到具有顯示器、鍵盤或其他輸入器件的高級(jí)計(jì)算機(jī)產(chǎn)品、以及 中心處理器。
盡管以優(yōu)選實(shí)施方案的形式描述了本發(fā)明，但本領(lǐng)域普通技術(shù)人 員應(yīng)當(dāng)認(rèn)識(shí)到，在所附權(quán)利要求的精神和范圍內(nèi)可以對(duì)本發(fā)明進(jìn)行修 改。
權(quán)利要求
1.一種結(jié)構(gòu)，包括被分為小塊的電路，所述小塊具有與制程變化相關(guān)的特性長度相對(duì)應(yīng)的預(yù)定的物理尺寸；位于每個(gè)電路小塊中的局部電路；和耦合到每個(gè)局部電路的參考信號(hào)，其中所述局部電路響應(yīng)于所述參考信號(hào)產(chǎn)生補(bǔ)償信號(hào)，從而將各個(gè)小塊的電參數(shù)調(diào)整為預(yù)定的值。
2. 根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其中各個(gè)小塊的電參數(shù)被調(diào)整 為具有大致等于參考信號(hào)值的一個(gè)值。
3. 根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其中所述局部電路包括電壓調(diào) 節(jié)器電路，所述參考信號(hào)包括全局參考Vt信號(hào)。
4. 根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其中小塊的尺寸是快速熱退火 工序的物理范圍的一半。
5. 根據(jù)權(quán)利要求l所述的結(jié)構(gòu)，其中小塊具有2mmx2mm的尺寸。
6. —種用于調(diào)節(jié)電路中閾值電壓的方法，其中在所述電路上具 有制程變化，該方法包括將電路分為多個(gè)小塊； 調(diào)節(jié)每個(gè)小塊中的局部閾值。
7. 根據(jù)權(quán)利要求6所述的方法，其中局部閾值電壓被調(diào)節(jié)為與 電路的全局閾值電壓參考值相對(duì)應(yīng)。
8. 根據(jù)權(quán)利要求6所述的方法，其中根據(jù)與電路上產(chǎn)生變化的 工序相關(guān)的特性尺寸來確定小塊的尺寸。
9. 根據(jù)權(quán)利要求8所述的方法，其中當(dāng)導(dǎo)致變化的工序是快速 熱退火時(shí)，小塊的尺寸確定為快速熱退火工序的物理范圍的一半。
10. 根據(jù)權(quán)利要求9所述的方法，其中小塊具有2mmx2mm的尺寸。
11. 根據(jù)權(quán)利要求6所述的方法，其中所述調(diào)節(jié)包括產(chǎn)生阱偏 壓，從而局部閾值電壓與全局閾值電壓參考值相同。
12. 根據(jù)權(quán)利要求6所述的方法，進(jìn)一步包括將每個(gè)小塊耦合到 至少一個(gè)調(diào)節(jié)器。
13. 根據(jù)權(quán)利要求12所述的方法，其中所述至少一個(gè)調(diào)節(jié)器包 括用于nFET的調(diào)節(jié)器和用于pFET的調(diào)節(jié)器。
14. 根據(jù)權(quán)利要求12所述的方法，其中所述至少一個(gè)調(diào)節(jié)器僅 包括用于nFET或pFET之一的調(diào)節(jié)器，所述方法進(jìn)一步包括從調(diào)節(jié) 器的偏壓推斷nFET或pFET中另 一個(gè)的局部閾值電壓。
15. —種具有長度方向變化的參數(shù)的電路，包括 多個(gè)小塊；耦合到每個(gè)小塊的至少 一 個(gè)調(diào)節(jié)器； 耦合到所述至少一個(gè)調(diào)節(jié)器每一個(gè)的參考信號(hào)；和 所述至少一個(gè)調(diào)節(jié)器構(gòu)造并設(shè)置成給每個(gè)小塊傳送信號(hào)，從而上 述長度方向變化的參數(shù)對(duì)應(yīng)于參考信號(hào)的值。
16. 根據(jù)權(quán)利要求15所述的電路，其中根據(jù)產(chǎn)生所述長度方向 變化的工序來確定小塊的尺寸。
17. 根據(jù)權(quán)利要求15所述的電路，其中小塊具有2mmx2mm的尺寸。
18. 根據(jù)權(quán)利要求15所述的電路，其中所述至少一個(gè)調(diào)節(jié)器包 括用于每個(gè)小塊的nFET的調(diào)節(jié)器和用于每個(gè)小塊的pFET的調(diào)節(jié) 器。
19. 根據(jù)權(quán)利要求15所述的電路，其中所述至少一個(gè)調(diào)節(jié)器僅 包括用于nFET或pFET之一的調(diào)節(jié)器，所述電路進(jìn)一步包括用于從 由調(diào)節(jié)器傳送的信號(hào)推斷nFET或pFET中另一個(gè)的隨長度方向變化 的參數(shù)。
20. 根據(jù)權(quán)利要求15所述的電路，其中所述參數(shù)包括閾值電壓， 所述參考信號(hào)是電路的全局閾值電壓參考值，由所述至少一個(gè)調(diào)節(jié)器 傳送的信號(hào)是阱偏壓，從而每個(gè)小塊的局部閾值電壓與全局閾值電壓 參考值相同。
全文摘要
一種用于補(bǔ)償由于制程變化而導(dǎo)致的閾值電壓變化的結(jié)構(gòu)和方法。該結(jié)構(gòu)包括被分為小塊的電路，所述小塊具有與制程變化相關(guān)的特性長度相對(duì)應(yīng)的預(yù)定尺寸，局部電路位于每個(gè)電路小塊中，且參考信號(hào)耦合到每個(gè)局部電路。局部電路響應(yīng)于參考信號(hào)產(chǎn)生補(bǔ)償信號(hào)，從而將各個(gè)小塊的電參數(shù)調(diào)整為預(yù)定的值。
文檔編號(hào)G05F1/46GK101187819SQ20071018187
公開日2008年5月28日 申請(qǐng)日期2007年10月19日 優(yōu)先權(quán)日2006年11月20日
發(fā)明者小威廉·F.·克拉克, 艾德華·J.·諾瓦克 申請(qǐng)人:國際商業(yè)機(jī)器公司