專利名稱：基于fpga的多功能硬件插補器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種數(shù)控裝置，尤其是一種硬件插補器，具體地說是 一種基于FPGA的多功能硬件插補器。
背景技術(shù)：
目前，插補模塊是整個數(shù)控系統(tǒng)中一個極其重要的功能模塊之一，其 運算速度將直接影響系統(tǒng)的速度、精度以及加工能力等。對于目前常見的 利用純軟件實現(xiàn)的插補器來說，執(zhí)行控制程序需要一定的時間，相對一定 運行頻率的微處理器而言，速度的提高不是無限制的。隨著超高速數(shù)控加 工技術(shù)的發(fā)展，采用全軟件方法實現(xiàn)插補功能，其速度和加工效率將無法 得到進一步提高。而目前在行業(yè)內(nèi)新出現(xiàn)的硬件插補器則只能實現(xiàn)單一算 法，無法適應(yīng)不同加工場合的需求。 發(fā)明內(nèi)容
本實用新型的目的是針對現(xiàn)有的軟件插補器速度慢、可靠性差，硬件 插補器功能單一，適用場合少的缺點，設(shè)計一種提高處理速度，增加適用 面的基于FPGA的多功能硬件插補器。
本實用新型的技術(shù)方案是
一種基于FPGA的多功能硬件插補器，其特征是它主要由FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)芯片Ul、 FPGA程序配置電 路U2、鍵盤輸入電路U3、 +3.3￥直流電源產(chǎn)生電路1)4、晶體振蕩電路U5、 電動機控制信號輸出接口 P3組成，直流電源產(chǎn)生電路U4的輸入與電源輸 入接口 P2對應(yīng)的引腳相連，其輸出分別接FPGA芯片Ul和信號配置電路U2 的+3.3V電源輸入端，F(xiàn)PGA程序配置電路U2、鍵盤輸入電路U3、晶體振蕩 電路U5和電動機控制信號輸出接口 P3的輸入輸出端分號與FPGA芯片Ul 對應(yīng)的輸入輸出端相連。所述的FPGA芯片由相互獨立的五個電路模塊組成，這五個電路模塊分 別是逐點比較法直線插補模塊、逐點比較法圓弧插補模塊、DDA法直線插 補模塊、DDA法圓弧插補模塊和插補算法選擇模塊。
所述的FPGA程序配置電路U2的輸出端DATA、 DCLK、 nINIT—C0NF、 nCS、 0E分別與FPGA芯片Ul的DATA、 DCLK、 nCONFIG、 C0NF—D0NE、 nSTATUS引 腳相連，同時，所述5個引腳分別通過1KQ電阻與+3.3V直流電源產(chǎn)生電 路U4對應(yīng)的輸出端相連；FPGA程序配置電路U2的輸入端TMS、 TCK、 TDI、 TDO分別與JTAG (Joint Text Action Group,聯(lián)合測試行動小組)接口 PI 的2、 4、 6、 IO引腳相連。
所述的FPGA芯片U1的輸出引腳xPos、 xNeg、 zPos、 zNeg、 reset分 別與電動機控制信號輸出接口 P3的1 5腳相連，F(xiàn)PGA芯片U1的輸出引腳 MSEL0、 MSEL1、 nCE同時接地。
本實用新型的有益效果
本實用新型的插補器具有速度快，可靠性高，功能齊全，應(yīng)用面廣的 優(yōu)點。

圖l是本實用新型的電原理圖。
圖2是本實用新型的FPGA芯片內(nèi)部電路原理示意圖。
具體實施方式

以下結(jié)合附圖和實施例對本實用新型作進一步的說明。
如圖1、 2所示。
一種基于FPGA的多功能硬件插補器，它主要由FPGA芯片Ul、 FPGA程 序配置電路U2、鍵盤輸入電路U3、 +3.3￥直流電源產(chǎn)生電路1)4、晶體振蕩 電路U5、電動機控制信號輸出接口 P3組成，直流電源產(chǎn)生電路U4的輸入 與電源輸入接口 P2對應(yīng)的引腳相連，其輸出分別接FPGA芯片Ul和信號配 置電路U2的+3.3V電源輸入端，F(xiàn)PGA程序配置電路U2、鍵盤輸入電路U3、 晶體振蕩電路U5和電動機控制信號輸出接口 P3的輸入輸出端分號與FPGA
芯片Ul對應(yīng)的輸入輸出端相連。 射FPGA程序配置電路U2的輸出端DATA、 DCLK、 nINIT—C0NF、 nCS、 0E分 別與FPGA芯片Ul的DATA、 DCLK、 nCONFIG、 C0NF—D0NE、 nSTATUS引腳相 連。同時，所述5個引腳分別通過1KQ電阻與+3.3V電源相連。
FPGA程序配置電路U2的輸入端TMS、 TCK、 TDI、 TDO分別與JTAG接口 Pl的2、 4、 6、 IO引腳相連。
鍵盤輸入電路U3的輸出端Keyl Key9分別與FPGA芯片Ul的Keyinl Keyin9相連。
25MHz晶體振蕩電路U5的1腳與FPGA芯片Ul的CLK引腳相連。
FPGA芯片U1的輸出引腳xPos、 xNeg、 zPos、 zNeg、 reset分別與電動 機控制信號輸出接口 P3的1 5腳相連。MSEL0、 MSEL1、 nCE引腳接地。
+3. 3V直流電源產(chǎn)生電路U4的6、 8引腳與將電源輸入接口 P2相連。接 收+5V電壓并轉(zhuǎn)換為+3. 3V提供給FPGA芯片Ul、 FPGA程序配置電路U2中 的配置芯片以及25MHz晶體振蕩電路U5中的有源晶振。
FPGA芯片U1可采用Altera公司的ACEX 1K系列EP1K50型芯片。
FPGA程序配置電路U2的型號可為EPC2。
+3. 3V直流電源產(chǎn)生電路U4包括電壓轉(zhuǎn)換芯片及其外圍電路。電壓轉(zhuǎn)換 芯片型號可為TPS767D301。
本實用新型利用原理圖設(shè)計法和硬件描述語言設(shè)計法綜合設(shè)計，將FPGA
內(nèi)部設(shè)計成為功能相對獨立的五個電路模塊逐點比較法直線插補模塊、 逐點比較法圓弧插補模塊、DDA法直線插補模塊、DDA法圓弧插補模塊和插 補算法選擇模塊。五個模塊連接關(guān)系如附圖2所示。
其中，en、 dot—DDA、 line_circle、 ldx、 ldy、 xStart、 zStart、 xEnd、 zEnd信號由鍵盤輸入電路U3所包含的9個按鍵輸入。具體en為系統(tǒng)的使 能輸入；dot—DDA為逐點比較/DDA插補算法選擇輸入；line_cirCle為直線 /圓弧插補線型選擇輸入；ldx、 ldy為四個象限選擇；xStart、 zStart、 xEnd、 zEnd為起點和終點坐標(biāo)輸入；
enl en4為芯片內(nèi)部信號，是用于選擇四個插補模塊的使能信號； 芯片輸出的電動機控制信號共5路。具體xPos、 xNeg、 zPos、 zNeg為x出和反轉(zhuǎn)脈沖輸出。reset為插補完成標(biāo)志。 本系統(tǒng)通電之后，F(xiàn)PGA配置芯片自動將配置文件下載到FPGA芯片中， 系統(tǒng)開始工作。用戶可以根據(jù)dot一DDA、 line—circle按鍵選擇逐點比較法 直線插補、逐點比較法圓弧插補、DDA法直線插補和DDA法圓弧插補中的任 意一種插補算法。FPGA根據(jù)不同的按鍵選擇，自動調(diào)用相應(yīng)的硬件模塊， 以實現(xiàn)相應(yīng)的插補算法。本實用新型基于FPGA實現(xiàn)集成了多種常用插補算法的硬件插補器。一 方面，將原理圖與編程設(shè)計法相結(jié)合設(shè)計了多種插補電路，保證了系統(tǒng)的 適應(yīng)性以及對自身擴充、移植的便利性；另一方面，程序經(jīng)綜合器綜合之 后生成專用硬件芯片，提高了算法的運行速度、加強了系統(tǒng)工作的可靠性。
權(quán)利要求1、一種基于FPGA的多功能硬件插補器，其特征是它主要由FPGA芯片U1、FPGA程序配置電路U2、鍵盤輸入電路U3、+3.3V直流電源產(chǎn)生電路U4、晶體振蕩電路U5、電動機控制信號輸出接口P3組成，直流電源產(chǎn)生電路U4的輸入與電源輸入接口P2對應(yīng)的引腳相連，其輸出分別接FPGA芯片U1和信號配置電路U2的+3.3V電源輸入端，F(xiàn)PGA程序配置電路U2、鍵盤輸入電路U3、晶體振蕩電路U5和電動機控制信號輸出接口P3的輸入輸出端分號與FPGA芯片U1對應(yīng)的輸入輸出端相連。
2、 根據(jù)權(quán)利要求1所述的基于FPGA的多功能硬件插補器，其特征是所述 的FPGA芯片由相互獨立的五個電路模塊組成，這五個電路模塊分別是逐 點比較法直線插補模塊、逐點比較法圓弧插補模塊、DDA法直線插補模塊、 DDA法圓弧插補模塊和插補算法選擇模塊。
3、 根據(jù)權(quán)利要求1所述的基于FPGA的多功能硬件插補器，其特征是所述 的FPGA程序配置電路U2的輸出端DATA、 DCLK、 n皿T一C0NF、 nCS、 0E分 別與FPGA芯片Ul的DATA、 DCLK、 nC0NFIG、 C0NF—D0NE、 nSTATUS引腳相 連，同時，所述5個引腳分別通過1KQ電阻與+3. 3V直流電源產(chǎn)生電路U4 對應(yīng)的輸出端相連；FPGA程序配置電路U2的輸入端TMS、 TCK、 TDI、 TD0 分別與JTAG接口P1的2、 4、 6、 IO引腳相連。
4、 根據(jù)權(quán)利要求1所述的基于FPGA的多功能硬件插補器，其特征是所述 的FPGA芯片U1的輸出引腳xPos、 xNeg、 zPos、 zNeg、 reset分別與電動 機控制信號輸出接口 P3的1 5腳相連，F(xiàn)PGA芯片Ul的輸出引腳MSEL0、 MSEL1、 nCE同時接地。
專利摘要一種基于FPGA的多功能硬件插補器，其特征是它主要由FPGA芯片U1、FPGA程序配置電路U2、鍵盤輸入電路U3、+3.3V直流電源產(chǎn)生電路U4、晶體振蕩電路U5、電動機控制信號輸出接口P3組成，直流電源產(chǎn)生電路U4的輸入與電源輸入接口P2對應(yīng)的引腳相連，其輸出分別接FPGA芯片U1和信號配置電路U2的+3.3V電源輸入端，F(xiàn)PGA程序配置電路U2、鍵盤輸入電路U3、晶體振蕩電路U5和電動機控制信號輸出接口P3的輸入輸出端分號與FPGA芯片U1對應(yīng)的輸入輸出端相連。
文檔編號G05B19/414GK201110961SQ200720130888
公開日2008年9月3日 申請日期2007年12月11日 優(yōu)先權(quán)日2007年12月11日
發(fā)明者左健民, 昊 朱, 寧 李, 汪木蘭, 華 閆 申請人:南京工程學(xué)院