專利名稱：一種低壓電源電路的制作方法
技術領域：
本實用新型涉及電源電路，特別涉及針對芯片的低壓電源電路。
技術背景目前許多集成度較高的芯片，其電源部分朝著低電壓、大電流的方向發(fā)展。 有的芯片需要的內核電壓極低，達不到大部分電源芯片的電壓輸出門限，比如Altera公司的一款FPGA,正常工作時內核電壓需要為+1.2V士0.05V，而大部 分電源芯片的內部電壓基準為1.25V,最低輸出電壓也為1.25V,因此用一般 的電源芯片做的電源設計，只能是用電源芯片產生的電壓下限滿足FPGA芯片 要求電壓的上限，如果使用電源輸出的最低電壓1.25V直接給FPGA的內核供 電，將會導致電路的不可靠。許多電源芯片廠家針對這種需求已經生產出 一 些可以產生較低的輸出電 壓的電源芯片，功能上可以完全滿足上述需要。目前的電源芯片的內部電壓基 準釆用的是較低的電壓，例如1.1V的電壓，直接輸出以產生一較低的輸出電 壓。但是，這些低電壓器件的價格較高，不能滿足低成本的設計要求。實用新型內容為了解決上述問題，本實用新型提供了一種低壓電源電路，包括低壓差線 性穩(wěn)壓器LDO芯片和濾波電容，還包括PNP三極管，所述濾波電容的一端與所述PNP三極管的射極連接，并連接到所述LDO 芯片的輸出端，另 一端與所述PNP三極管的基極限流電阻連接并接地，所述PNP三極管的集電極與外部芯片連接。所述LDO芯片包括IN端、OUT端和GND端，所述IN端與外部供電網絡連接，所述GND端^妻地， 所述OUT端為輸出端。所述低壓電源電路還包括限流電阻，所述限流電阻一端與所述PNP三極 管的基極相連，另一端接地。所述LDO芯片的輸出電壓可調，還包括ADJ端， 還包括一個分壓電路，所述分壓電路包括兩個串聯(lián)電阻Rl和R2， Rl和R2串聯(lián)后與所述濾波 電容并聯(lián)，所述LDO芯片的ADJ端連接在所述Rl和R2之間。與現(xiàn)有技術相比，本實用新型具有以下有益效果本實用新型在常用電源 芯片的電路設計基礎上，增加簡單的外圍器件來實現(xiàn)低電壓輸出，滿足了低成 本的設計要求。


圖1為本實用新型第一實施例原理框圖； 圖2為本實用新型第二實施例原理框圖； 圖3為本實用新型第三實施例原理框圖。
具體實施方式
本實用新型是利用三極管導通后，射極和集電極之間存在的壓差，將低壓 差線性穩(wěn)壓器(low dropout regulator, LDO)芯片的輸出電壓降到一個滿足芯 片需要的電壓范圍之內，從而實現(xiàn)滿足低電壓供電的一種設計。
以下結合附圖對本實用新型的具體實施方式
做進一步詳細說明。<第一實施例>如圖1所示，圖1為本實用新型第一實施例原理框圖。 圖中包括LDO芯片Ul、濾波電路以及降壓電路。 濾波電路包括一個濾波電容C1，降壓電路包括一個PNP型三極管VT1。 LD0芯片U1包4舌IN端、OUT端、GND端。濾波電路與降壓電路并聯(lián)，二者組成的并聯(lián)電路的一端與Ul的輸出端OUT端連接，另一端接地。 Ul的GND端接地。三極管VT1采用硅管。V一IN是從供電網絡輸入到LDO的電壓，V一OUT 是輸出的電壓，用于給外部芯片供電。電路的工作原理為當供電電壓V—IN輸入到LDO后，LDO輸出一個電 壓值。濾波電容C1對LDO輸出的電壓進行濾波，濾波后的電壓輸出到PNP 型三極管的射極。由于三極管的基極接地，因此三極管導通，在集電極和射極 之間產生壓降，使得電路的輸出電壓V_OUT下降到外部芯片電壓允許的范圍 內。在LDO輸出的電壓固定的情況下，可以根據(jù)LDO輸出電壓與外部芯片電 壓的差值來確定三極管的集電極和射極之間產生的壓降，根據(jù)這個壓降來選擇 所需的三極管?；蛘?，如果已知三極管的集電極和射極之間的壓降，那么也可以根據(jù)該壓 降與外部芯片所需電壓之和來確定所需的LDO芯片的輸出電壓，根據(jù)該輸出 電壓來選擇所需的LDO芯片。<第二實施例>如圖2所示，圖2為本實用新型第二實施例原理框圖。本實施例在第一實施例的基礎上，用輸出電壓可調的LDO芯片代替第一 實施例中輸出電壓固定的LDO芯片。輸出電壓可調的LDO芯片與輸出電壓固 定的LDO芯片相比，進一步包括一個ADJ端。在濾波電路和降壓電路上又并聯(lián)了一個分壓電路，該分壓電路由分壓電阻 R1和R2組成，分壓電路的一端與LDO芯片的輸出端OUT端連接，另一端 接地。ADJ端與Rl和R2的公共端連接。當供電電壓V—IN輸入到LDO后，LDO輸出一個電壓值，這個電壓值經 過調節(jié)Rl和R2分壓后，通過ADJ端反饋回LDO芯片。反饋回LDO芯片的 電壓與LDO內部的電壓基準進行比較后，調整LDO的輸出電壓。LDO芯片 輸出端的電壓用公式表示為V。u產1.25(l+R2/Rl)濾波電容Cl對LDO調整后的輸出電壓進行濾波，濾波后的電壓輸出到PNP三極管的射極。由于三極管的基極接地，因此三極管導通，在集電極和射 極之間產生壓降，使得電路的輸出電壓V一OUT下降到外部芯片電壓允許的范 圍內。集電極和射極之間產生的壓降與三極管的材料有關， 一般硅管的壓降在 0.7V左右，因此，采用硅管作為三極管時，LDO的輸出電壓需要調節(jié)在1.9V， 可以在電路中調節(jié)Rl和R2的值來實現(xiàn)，Rl和R2應選擇精度較高的電阻， 設計時可以估算一個值。調試時必須測量電壓，然后再適當調整電阻的阻值， 以確保電路的輸出電壓V—OUT在外部芯片電壓允許的范圍之內。 <第三實施例>為了進一步提高電路的可靠性，本實施例在第二實施例的基礎上，在三極 管基極連接一個限流電阻R3，基極通過R3接地。如圖3所示，圖3為本實 用新型第三實施例原理框圖。通過限流電阻R3的保護作用，可以防止電流過 大損壞三極管，起到保護三極管的作用。電路其余部分的原理在第二實施例中已經說明，在此不再贅述。以上所述僅是本實用新型的優(yōu)選實施方式，應當指出，對于本技術領域的 普通技術人員來說，在不脫離本實用新型原理的前提下，還可以作出若干改進 和潤飾，這些改進和潤飾也應^L為本實用新型的保護范圍。
權利要求1.一種低壓電源電路，包括低壓差線性穩(wěn)壓器LDO芯片和濾波電容，其特征在于，還包括PNP三極管，所述濾波電容的一端與所述PNP三極管的射極連接，并連接到所述LDO芯片的輸出端，另一端與所述PNP三極管的基極限流電阻連接并接地，所述PNP三極管的集電極與外部芯片連接。
2. 如權利要求1所述的低壓電源電路，其特征在于，所述LDO芯片包括 IN端、OUT端和GND端，所述IN端與外部供電網絡連接，所述GND端接地，所述OUT端為輸出端。
3. 如權利要求1所述的低壓電源電路，其特征在于，還包括限流電阻， 所述限流電阻一端與所述PNP三極管的基極相連，另一端接地。
4. 如權利要求2或3所述的低壓電源電路，其特征在于，所述LDO芯片 的輸出電壓可調，還包括ADJ端，還包括一個分壓電路，所述分壓電路包括兩個串聯(lián)電阻R1和R2， Rl和R2串聯(lián)后與所述濾波 電容并聯(lián)，所述LDO芯片的ADJ端連接在所述Rl和R2之間。
專利摘要本實用新型提供一種低壓電源電路，包括低壓差線性穩(wěn)壓器LDO芯片和濾波電容，還包括PNP三極管，所述濾波電容的一端與所述PNP三極管的射極連接，并連接到所述LDO芯片的輸出端，另一端與所述PNP三極管的基極上限流電阻連接并接地，所述PNP三極管的集電極與外部芯片連接。本實用新型在常用電源芯片的電路設計基礎上，增加簡單的外圍器件來實現(xiàn)低電壓輸出，滿足了低成本的設計要求。
文檔編號G05F1/10GK201118442SQ200720190308
公開日2008年9月17日 申請日期2007年11月21日 優(yōu)先權日2007年11月21日
發(fā)明者劉團輝 申請人:中興通訊股份有限公司