專利名稱：針對電壓參考和/或電流參考的電路裝置以及相應(yīng)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包括帶隙參考的至少一個輸出級的電路裝置。 本發(fā)明還涉及一種用于這樣的電路裝置中的電壓參考和/或電流 參考的相應(yīng)方法。
背景技術(shù)：
關(guān)于本發(fā)明的技術(shù)背景，可以參考現(xiàn)有技術(shù)文獻
-US 4 489 285，其中使用電流鏡和電流加法器電路檢測特定電流 鏡中的最大電流；
-US 5 773 967，其中進行參考電壓的自監(jiān)測和自校準；
-US 2004/0263180 Al，其中提及以預(yù)定的時間間隔來比較歷史
值；
-WO 2004/113937 Al;以及 -WO 2004/113938 Al。
然而，在這些分別已知的裝置中，需要附加參考來觀測帶隙參考。

發(fā)明內(nèi)容
從以上描述的缺點和短處開始并且考慮所討論的現(xiàn)有技術(shù)，本發(fā) 明的目的是進一步開發(fā)一種如在技術(shù)領(lǐng)域中所描述類型的電路裝置， 以及一種如在技術(shù)領(lǐng)域中所描述的方法，這樣，不需要任何附加參考 來觀測帶隙參考。
利用包括權(quán)利要求1的特征在內(nèi)的電路裝置以及包括權(quán)利要求7 的特征在內(nèi)的方法，實現(xiàn)了本發(fā)明的目的。在各個從屬權(quán)利要求中公 開了本發(fā)明的有利實施例以及有益改進。
本發(fā)明基于以下思想通過將至少一個電流鏡以及至少一個電流 比較器進行組合，為帶隙參考或為電壓參考或為電流參考實現(xiàn)至少一個模擬內(nèi)置自測(BIST)方案。采用作為新的系統(tǒng)實現(xiàn)的這樣的模擬
內(nèi)置自測級，根據(jù)本發(fā)明的電路設(shè)計以及根據(jù)本發(fā)明的方法不需要任 何附加參考來觀測帶隙參考。
根據(jù)本發(fā)明的特定細化，模擬內(nèi)置自測(BIST)用于提供芯片上 參考的在線測試。
優(yōu)選地，模擬內(nèi)置自測解決了測試場內(nèi)模擬參考的問題。在本文 中，測試場內(nèi)模擬參考是指，在設(shè)備的整個壽命期間觀測用戶所使用 的硬件應(yīng)用。如果存在將參考的錯誤值強加給所有內(nèi)部模塊的事件， 則本發(fā)明將識別該事件。
本發(fā)明還涉及一種芯片卡或智能卡的集成電路(IC)，所述集成
電路(IC)包括如以上所述的至少一個電路裝置和/或如以上所述方
法操作的至少一個電路裝置。
最后，本發(fā)明涉及在包括至少一個電壓參考和或至少一個電流 參考在內(nèi)的至少一個產(chǎn)品中，如以上所述的至少一個電路裝置的用途 和/或如以上所述的方法的用途，具體是
-用于芯片上的帶隙參考電壓參考或電流參考的在線測試，和/或 -用于觀測至少一個芯片放置黑客攻擊和壽命故障。


如以上所討論的，存在幾種選擇以采用有利的方式來例證和改進
本發(fā)明的教義。為此，對分別根據(jù)權(quán)利要求1和權(quán)利要求7的權(quán)利要求 進行參考；以下將采用示例的方式參考優(yōu)選實施例以及附圖，對本發(fā) 明的進一步的改進、特征和優(yōu)點進行更詳細的解釋，附圖中
圖l示意性地示出了根據(jù)本發(fā)明的電路裝置的實施例，根據(jù)本發(fā)
明的方法操作該電路裝置；
圖2圖示了作為參考電壓的函數(shù)的通過電流鏡的電流，其中該電
流鏡是圖l的電路裝置的一部分；
圖3A圖示了作為參考電壓的函數(shù)的電流鏡內(nèi)部的節(jié)點電壓信號；
以及
圖3B圖示了作為參考電壓的函數(shù)的結(jié)果輸出電壓信號。
6相同的參考數(shù)字用于圖1至圖3B中相應(yīng)的部分。
具體實施例方式
圖1示出了根據(jù)本發(fā)明的電路裝置100的實施例，根據(jù)本發(fā)明的方 法操作該電路裝置IOO。
電路裝置100包括兩個彼此連接的模塊10、 20，其中 -第一模塊IO是帶隙參考的輸出級，以及
-第二模塊20用于電壓參考和域電流參考的模擬內(nèi)置自測(813丁)級。
帶隙參考的輸出級10包括P型晶體管單元MP1，具體是p溝道金 屬氧化物半導(dǎo)體(PMOS)或p型金屬氧化物半導(dǎo)體場效應(yīng)晶體管 (PMOSFET))，如果在其漏極和/或其源極上施加高于柵極的電壓， 則P型晶體管單元MP1開始導(dǎo)通。
將該P型晶體管單元MP1的柵極連接到比較器單元CC0的輸出端， 為比較器單元CCO的輸出提供參考電壓Vref。將p型晶體管單元MPl的 漏極和/或該P型晶體管單元MPl的源極連接到電阻器單元串，例如四 個電阻器單元Rla， Rlb， Rlc， Rld。
帶隙參考的輸出級10提供與帶隙電壓參考相關(guān)的電流I。模擬內(nèi)置 自測級20使用該電流I觀測電壓參考和/或電流參考。
在模擬內(nèi)置自測電路20中，利用各電流鏡MP1， MP2， MP3將電 流I復(fù)制兩次?；旧?，這樣的電流鏡是一種電路，被設(shè)計為通過控制 一個有源設(shè)備的電流來復(fù)制流經(jīng)另一個有源設(shè)備的電流I，同時保持輸 出電流恒定，而與負載無關(guān)。
更具體地，在如圖1所示的BIST方案20中，電流鏡MP1， MP2，
MP3包括
-分配給帶隙參考的輸出級10的p型晶體管單元MPl， -第二p型晶體管單元MP2，具體是第二p溝道金屬氧化物半導(dǎo)體 (PMOS)或第二p型金屬氧化物場效應(yīng)晶體管(PMOSFET)，將其分 配給模擬內(nèi)置自測級20，以及
-第三p型晶體管單元MP3，具體是第三p溝道金屬氧化物半導(dǎo)體(PMOS)或第三p型金屬氧化物場效應(yīng)晶體管(PMOSFET)，將其分 配給模擬內(nèi)置自測級20。
將兩個其它晶體管單元MN1， MN2 (具體是兩個n型晶體管單元， 例如兩個n溝道金屬氧化物半導(dǎo)體(NMOS)或兩個n型金屬氧化物半 導(dǎo)體場效應(yīng)晶體管(NMOSFET))通過至少一個相應(yīng)的柵極端連接到 第二p型晶體管單元MP2以及第三p型晶體管單元MP3。
這兩個n型晶體管單元MNl， MN2作為一種參考進行工作，以參 考電壓Vref的特定或(預(yù)先)確定的閾值，將
-分配給第一n型晶體管單元MNl的第一節(jié)點電壓bgok—1，以及
-分配給第二n型晶體管單元MN2的第二節(jié)點電壓bgok—2，
從高電平拉動到低電平。
例如，可以利用圖2中兩條曲線的交點定義參考電壓Vref的該特定 或(預(yù)先)確定的閾值，其中圖2示出了根據(jù)參考電壓Vref的通過成對 晶體管單元MP2， MN1和MP3， MN2的電流I的相對特性。將這些成對 晶體管單元MP2， MN1和MP3， MN2配置為電流比較器。
在本文中，圖2以示例的方式提及了第一n型晶體管單元MNl; 第二n型晶體管單元MN2基本上示出了與第一n型晶體管單元MNl相 同的特性；然而，第二n型晶體管單元MN2在較高的參考電壓值Vref 處示出了本質(zhì)上相同的特性。
電流1的該相對特性的結(jié)果結(jié)束于相應(yīng)電流鏡MP2， MN1以及 MP3， MN2內(nèi)部的節(jié)點電壓bgok—l和bgok—2;圖3A中描述了根據(jù)參考 電壓Vref的這些節(jié)點電壓bgok—l和bgok—2的相對特性。
結(jié)果是可檢測信號，其中，在模擬內(nèi)置自測電路20的輸出處，能 夠通過使用兩個比較器CC1、 CC2以及邏輯元件LE (具體為AND門) 組合來可檢測信號，其中兩個比較器CC1、 CC2將節(jié)點電壓bgok一l、 bgok—2與電源電壓Vdd (模擬內(nèi)置自測電路20中的第一 電阻器單元R2 與模擬內(nèi)置自測電路20中的第二電阻器單元R3相等)的一半相比較。
從而得到的信號OS是模擬內(nèi)置自測電路20的輸出處的參考okay 信號；根據(jù)參考電壓Vre依圖3B中示出了該參考okay信號OS。利用以下設(shè)計值，模擬BIST電路20是可調(diào)諧的
-晶體管單元MN1、 MN2的氧化物和金屬多晶硅層的溝道寬度與
溝道長度的比值W/L;和/或
-帶隙參考的輸出級10所包括的電阻，例如四個電阻器單元Rla， Rlb， Rlc， Rld。參考數(shù)字列表
100 電路裝置
10 電路裝置ioo的帶隙參考的輸出級
20 電路裝置100的模擬內(nèi)置自測級
bgok_l 第一對晶體管單元MP2、 MN1內(nèi)部的節(jié)點電壓信號
bgok—2 第二對晶體管單元MP3， MN2內(nèi)部的節(jié)點電壓信號
CC0 帶隙參考的輸出級10的比較器單元
CC1 模擬內(nèi)置自測級20的第一比較器單元
CC2 模擬內(nèi)置自測級20的第二比較器單元
LE 邏輯元件，具體是AND門
MN1 第一n型晶體管單元，具體是第一n溝道金屬氧化物半導(dǎo)
體(NMOS)或第一n型金屬氧化物場效應(yīng)晶體管 (NMOSFET)，被分配給模擬內(nèi)置自測級20 MN2 第二n型晶體管單元，具體是第二n溝道金屬氧化物半導(dǎo)
體(NMOS)或第二n型金屬氧化物場效應(yīng)晶體管 (NMOSFET)，被分配給模擬內(nèi)置自測級20 MP1 第一p型晶體管單元，具體是第一p溝道金屬氧化物半導(dǎo)
體(PMOS)或第一p型金屬氧化物場效應(yīng)晶體管 (PMOSFET)，被分配給帶隙參考的輸出級10 MP2 第二p型晶體管單元，具體是第二p溝道金屬氧化物半導(dǎo)
體(PMOS)或第二p型金屬氧化物場效應(yīng)晶體管 (PMOSFET)，被分配給模擬內(nèi)置自測級20 MP3 第三p型晶體管單元，具體是第三p溝道金屬氧化物半導(dǎo)
體(PMOS)或第三p型金屬氧化物場效應(yīng)晶體管 (PMOSFET)，被分配給模擬內(nèi)置自測級20 OS 輸出信號，具體是模擬內(nèi)置自測級20的參考okay信號
Rla 帶隙參考的輸出級10的第一電阻器單元 Rlb 帶隙參考的輸出級10的第二電阻器單元 Rlc 帶隙參考的輸出級10的第三電阻器單元 Rld 帶隙參考的輸出級10的第四電阻器單元R2 模擬內(nèi)置自測級20的第一 電阻器單元
R3 模擬內(nèi)置自測級20的第二電阻器單元
Vref 參考電壓
權(quán)利要求
1、一種電路裝置(100)，包括帶隙參考的至少一個輸出級(10)，其中，用于電壓參考和/或用于電流參考的至少一個模擬內(nèi)置自測級(20)，將所述模擬內(nèi)置自測級(20)連接到帶隙參考的輸出級(10)。
2、 根據(jù)權(quán)利要求l的電路裝置，其中，帶隙參考的輸出級(10) 包括-至少一個比較器單元(CC0)，將參考電壓(Vref)提供給所述 比較器單元(CC0)，-至少一個第一晶體管單元(MP1)，具體是至少一個第一p型晶 體管單元，例如至少一個第一p溝道金屬氧化物半導(dǎo)體(PMOS)或至 少一個p型金屬氧化物場效應(yīng)晶體管(PMOSFET)，將所述第一晶體管 單元(MP1)的柵極連接到比較器單元(CC0)輸出端，以及-與所述第一晶體管單元(MP1)的漏極和/或所述第一晶體管單 元(MP1)的源極連接的電阻器單元串(Rla， Rlb， Rlc， Rld)。
3、 根據(jù)權(quán)利要求1或2的電路裝置，其中，-帶隙參考的輸出級(10)提供與帶隙電壓參考相關(guān)的電流(1)，以及-模擬內(nèi)置自測級(20)使用所述電流(I)觀測電壓參考和/或 電流參考。
4、 根據(jù)權(quán)利要求3的電路裝置，其中，-利用至少一個相應(yīng)的電流鏡(MP1， MP2， MP3)將電流(I) 至少復(fù)制一次，優(yōu)選是兩次，所述電流鏡(MP1， MP2， MP3)分別包括—所述第一晶體管單元(MP1)，—至少一個第二晶體管單元(MP2)，具體是至少一個第二p型 晶體管單元，例如至少一個第二p溝道金屬氧化物半導(dǎo)體(PMOS)或 至少一個p型金屬氧化物場效應(yīng)晶體管(PMOSFET)，和/或—至少一個第三晶體管單元(MP3)，具體是至少一個第三p型晶體管單元，例如至少一個第三p溝道金屬氧化物半導(dǎo)體(PMOS)或 至少一個第三p型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(PMOSFET)，以及 -將至少一個、優(yōu)選是兩個的其它晶體管單元(MN1， MN2)連 接到第二晶體管單元(MP2)禾Q/或第三晶體管單元(MP3)，所述其 它晶體管單元(MN1， MN2)具體是n型晶體管單元，例如n溝道金屬 氧化物半導(dǎo)體(NMOS)或n型金屬氧化物場效應(yīng)晶體管(NMOSFET)。
5、 根據(jù)權(quán)利要求4的電路裝置，其中，通過使用至少一個、優(yōu)選 是兩個的比較器單元(CC1; CC2)以及至少一個邏輯元件(LE)，來 組合來自各個電流鏡(MP1， MP2， MP3)的信號，所述比較器單元(CC1; CC2)將相應(yīng)的節(jié)點電壓(bgok—1; bgok—2)與電源電壓(Vdd) 的一半進行比較，所述至少一個邏輯元件(LE)具體是設(shè)置在模擬內(nèi) 置自測級(20)的輸出處的至少一個AND門，其中至少一個第一電阻 器單元(R2)等于至少一個第二電阻器單元(R3)。
6、 根據(jù)權(quán)利要求1至5中至少一個的電路裝置，其中，模擬內(nèi)置 自測級(20)由-所述其它晶體管單元(MN1; MN2)的溝道寬度(W)與溝道 長度(L)的比值(W/L)，禾口/或-帶隙參考的輸出級(10)的電阻器單元(Rla， Rlb， Rlc， Rld)可調(diào)諧。
7、 一種針對至少一個電路裝置(100)中的電壓參考和/或電流參 考的方法，其中根據(jù)帶隙參考的輸出來執(zhí)行至少一個模擬內(nèi)置自測(BIST)方案。
8、 根據(jù)權(quán)利要求8的方法，其中，通過組合至少一個電流鏡裝置 以及至少一個比較器裝置，來實現(xiàn)模擬內(nèi)置自測(BIST)方案。
9、 一種芯片卡或智能卡，包括具有根據(jù)權(quán)利要求1至6中的至少 一個所述的至少一個電路裝置(100)的至少一個集成電路(IC)，禾口/ 或根據(jù)權(quán)利要求7或8的方法對芯片卡或智能卡進行操作。
10、 根據(jù)權(quán)利要求1至6中的至少一個所述的至少一個電路裝置 (100)的用途，和或根據(jù)權(quán)利要求7或8的方法的用途，-用于芯片上的帶隙參考或電壓參考或電流參考的在線測試，禾口/或-用于觀測至少一個芯片防止黑客攻擊和壽命故障。
全文摘要
為了進一步開發(fā)一種電路裝置(100)以及一種在這樣的電路裝置(100)中用于電壓參考和/或電流參考的相應(yīng)方法，使得不需要任何附加的參考來觀測帶隙參考，提出根據(jù)帶隙參考的輸出來執(zhí)行至少一個模擬內(nèi)置自測(BIST)方案。
文檔編號G05F3/30GK101427192SQ200780014573
公開日2009年5月6日 申請日期2007年4月17日 優(yōu)先權(quán)日2006年4月25日
發(fā)明者馬丁·坎德 申請人:Nxp股份有限公司