專利名稱：一種恒流電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路領(lǐng)域，尤其涉及一種恒流電路。
背景技術(shù)：
模擬信號(hào)芯片以及模擬數(shù)字混合信號(hào)芯片中經(jīng)常需要能夠產(chǎn)生高性能電流
的恒流電路，該恒流電路可以產(chǎn)生各種電流以提供給芯片內(nèi)部或外部使用；利 用該恒流電路的芯片可以完成模數(shù)轉(zhuǎn)換、數(shù)模轉(zhuǎn)換以及提供各種工作電流等。
尤其是在一些精度要求高、輸出阻抗要求高的應(yīng)用領(lǐng)域， 一個(gè)具有電源電 壓抑制能力強(qiáng)的恒流電路十分必要。例如在恒流LED驅(qū)動(dòng)應(yīng)用領(lǐng)域(特別是大 屏幕LED屏)，為了保證LED屏中各像素的一致性以及電源電壓抑制能力強(qiáng)， 一般要求輸出電流對(duì)電源抑制能力達(dá)到60dB以上(即輸出端的電壓變化IV， 引起的電流變化小于0.1%)，同時(shí)還要求輸出的電壓范圍為0.7V-VCC。
圖1示出了現(xiàn)有技術(shù)提供的恒流電路，包括三個(gè)MOS管Ml、 M2、 M3， 其中MOS管Ml的源極接地，柵、漏極接參考電流Iref, MOS管M2的源極接 地，柵極連接至MOS管Ml的柵極，還連接至參考電流Iref，漏極連接至MOS 管M3的源極，而MOS管M3的柵極接偏置電壓VB，漏極輸出電流Iout。其 中，參考電流Iref通過由MOS管Ml、 M2組成的鏡像電路后產(chǎn)生的鏡像電流 通過MOS管M3輸出電流Iout。理論上，Iout=N x Iref (其中N為M2與Ml 的寬長(zhǎng)比的比值)；然而，當(dāng)參考電流Iref發(fā)生改變時(shí)，MOS管Ml、 M2的 柵極電壓也發(fā)生改變，導(dǎo)致M1與M2的源漏壓降變化，使得比例N會(huì)隨著輸 入?yún)⒖茧娏鱅ref的變化而變化，從而使得輸出的電流lout存在誤差。
在CMOS工藝中，MOS管的等效輸出電流lout受MOS管漏源極之間的電 壓影響，如果MOS管漏源極之間的電壓變化IV,則導(dǎo)致輸出電流Iout的變化
超過1%，如此大幅度的變化對(duì)于要求電源電壓抑制能力強(qiáng)的恒流電路來說是 致命的。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例的目的在于提供一種恒流電路，旨在解決現(xiàn)有技術(shù)提供的恒 流電路的電源電壓抑制能力弱的問題。
本發(fā)明實(shí)施例是這樣實(shí)現(xiàn)的， 一種恒流電路，包括 鏡像電流產(chǎn)生電路，將輸入的參考電流進(jìn)行鏡像變換； 輸出電阻提升電路，將所迷鏡像變換后的鏡像電流輸出，并將電流輸出端 的等效電阻放大。
本發(fā)明實(shí)施例提供的恒流電路通過鏡像電流產(chǎn)生電路產(chǎn)生各個(gè)偏置電壓， 確保MOS管工作狀態(tài)一致，保證了電流放大倍數(shù)不受輸出電流大小的影響； 同時(shí)，采用輸出電阻提升電路對(duì)電流輸出端的等效電阻進(jìn)行放大，保證輸出電 流不受輸出腳電壓的影響，提高了恒流電路的性能。


圖l是現(xiàn)有技術(shù)提供的恒流電路的電路圖2是本發(fā)明實(shí)施例提供的恒流電路的電路圖3是本發(fā)明實(shí)施例提供的恒流電路中放大電路的電路圖4是本發(fā)明實(shí)施例提供的恒流電路中輸出電阻提升電路的等效電路圖。
具體實(shí)施例方式
為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí) 施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅 僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
本發(fā)明實(shí)施例提供的恒流電路通過鏡像電流產(chǎn)生電路產(chǎn)生各個(gè)偏置電壓，
確保MOS管工作狀態(tài)一致，保證了電流放大倍數(shù)不受輸出電流大小的影響； 同時(shí)，采用輸出電阻提升電路對(duì)電流輸出端的等效電阻進(jìn)行放大，保證輸出電 流不受輸出腳電壓的影響，提高了恒流電路的性能。
本發(fā)明實(shí)施例提供的恒流電路可以釆用互補(bǔ)金屬氧化物半導(dǎo)體 (Complementary Metal Oxide Semiconductor, CMOS)工藝制作，也可以采用 模擬的雙極工藝(Bipolar)制作；該恒流電i 各主要應(yīng)用于電源管理領(lǐng)域和孩史電 子技術(shù)領(lǐng)域，具體應(yīng)用于恒流LED驅(qū)動(dòng)芯片、電源管理、數(shù)據(jù)轉(zhuǎn)換電路等。
圖2示出了本發(fā)明實(shí)施例提供的恒流電路，為了便于說明，僅示出了與本 發(fā)明實(shí)施例相關(guān)的部分，詳述如下。
恒流電路包括鏡像電流產(chǎn)生電路10以及輸出電阻提升電路20，其中鏡 像電流產(chǎn)生電路10將輸入的參考電流Iref進(jìn)行鏡像變換；輸出電阻提升電路 20將鏡像變換后的鏡像電流輸出，并將電流輸出端的等效電阻放大。
其中，鏡像電流產(chǎn)生電路10包括第一晶體管M1、第二晶體管M2以及 第一放大電路A1;其中，第一晶體管M1的柵極連接至第一放大器A1的輸出 端；源極接地，漏極與參考電流Iref連接，還與第一放大電路Al的正相輸入 端連接；第一放大電路Al的反相輸入端接參考電壓VB;第二晶體管M2的柵 極連接至第一放大器Al的輸出端；源極接地，漏極輸出鏡像電流。需要說明 的是，本發(fā)明實(shí)施例中的所有晶體管的源極與漏極均可以互換。
作為本發(fā)明的一個(gè)實(shí)施例，第一晶體管Ml與第二晶體管M2可以為MOS 管，也可以為三極管。
在本發(fā)明實(shí)施例中，第一放大電路Al的電路如圖3所示，包括差分輸 入對(duì)管30、第四晶體管MN5、第五晶體管MN6以及鏡像電路40;其中，差分 輸入對(duì)管30將第一差分電壓信號(hào)VP以及第二差分電壓信號(hào)VN分別轉(zhuǎn)換為第 一差分電流信號(hào)Ivp和第二差分電流信號(hào)Ivn并放大后輸出；第四晶體管MN5 的源極接收第一差分電流信號(hào)Ivp,經(jīng)過平移處理后由漏極輸出；第五晶體管 MN6的源極接收第二差分電流信號(hào)Ivn，經(jīng)過平移處理后由漏極輸出；鏡像電
路40接收第四晶體管MN5漏極輸出的經(jīng)過平移處理的第一差分電流信號(hào)Ivp 以及第五晶體管MN6漏極輸出的經(jīng)過平移處理的第二差分電流信號(hào)Ivn,進(jìn)行 鏡像變換后，輸出第一差分電流信號(hào)以及第二差分電流信號(hào)之和Iv=Ivp+Ivn。
作為本發(fā)明的一個(gè)實(shí)施例，差分輸入對(duì)管30包括第六晶體管MP1和第 七晶體管MP2;其中，第六晶體管MP1的源極與第七晶體管MP2的源極連接， 第六晶體管MP1的柵極接第一差分電壓信號(hào)VP，由第六晶體管MP1的漏極輸 出第一差分電流信號(hào)Ivp;第七晶體管MP2的4冊(cè)極^接第二差分電壓信號(hào)VN， 由第七晶體管MP2的漏極輸出第二差分電流信號(hào)Ivn。
作為本發(fā)明的一個(gè)實(shí)施例，鏡像電路40包括第八晶體管MP3和第九晶 體管MP4;其中，第八晶體管MP3的源極與第九晶體管MP4的源極連接，第 八晶體管MP3的柵極與第九晶體管MP4的柵極連接，第八晶體管MP3的漏極 與其柵極連接，還與第四晶體管MN5的漏極連接；第九晶體管MP4的漏極與 第五晶體管MN6的漏極連接，第九晶體管MP4的漏極與第五晶體管MN6的 漏極連接的連接端為第一放大電路A1的輸出端。
在本發(fā)明實(shí)施例中，輸出電阻提升電路20包括第二晶體管M2、第三晶 體管M3以及第二放大電路A2;其中，第三晶體管M3的柵極連接至第二放大 電路A2的輸出端，源極連接至第二晶體管M2的漏極，還連接至第二放大電 路A2的反相輸入端；漏極輸出鏡像電流；第二放大電路A2的正相輸入端與第 一放大電路A1的正相輸入端，還與參考電流Iref連接，還與第一晶體管Ml 的漏極連接；放大第三晶體管M3的等效電阻。
作為本發(fā)明的一個(gè)實(shí)施例，第三晶體管M3可以為MOS管，也可以為三極管。
在本發(fā)明實(shí)施例中，第二放大電路A2與第一放大電路A1的電路一樣，在 此不再贅述。
為了進(jìn)一步說明，現(xiàn)結(jié)合圖2詳述恒流電路的原理根據(jù)MOS管的I - V 特性，該恒流電路產(chǎn)生的電流為
<formula>formula see original document page 8</formula>而參考電流Iref為
<formula>formula see original document page 8</formula>由于<formula>formula see original document page 8</formula>^，且<formula>formula see original document page 8</formula>因<formula>formula see original document page 8</formula>其中VT為MOS管M1、M2的閾值電壓(具體根據(jù)加工工藝不同而不同)， 約為560mV;
VGS，M1、 V(js,m2分別為MOS管Ml與M2的柵極(Gate )源極(Source )的 壓降；
VDS,M1, Vds,m2分別是M1、 M2管漏極(Drain)到源極(Source)的壓降；
<formula>formula see original document page 8</formula>N為M2與Ml的寬長(zhǎng)比的比值，即為 / Zw ;
參考電流Iref經(jīng)鏡像電流產(chǎn)生電路10后流過MOS管M3,最后從lout管 腳流出，即輸出腳的輸出的電流為Iout=NxIref
綜合上述可知由于VGS,M1 = VGS,M2以及VDS，M1 = VDS，M2,因此，lout等于 參考電流Iref的N倍，而M1、 M2的寬長(zhǎng)比可以在CMOS工藝中精密控制； 因此，在參考電流Iref變化范圍60dB (如從luA-10mA)時(shí)，電流放大倍數(shù) 變化不超過1%;保證了電流放大倍數(shù)N不受輸出電流大小的影響，滿足了高 電壓變化抑制能力的要求。
圖4示出了輸出電阻提升電路20等效電路圖，從圖中可知輸出電流lout 的等效輸出電阻Ro為凡-gw4'&2 J。3,其中g(shù)m3為M3的跨導(dǎo)；Av是 第二放大電路A2的開環(huán)電壓增益；Ro2、 Ro3分別是MOS管M2、 M3的電流 輸出端l02、 103的等效電阻。
由此可見，在電流輸出端采用輸出電阻提升電路20,相對(duì)于單管電流輸出 (等效輸出電阻為Ro2 )，可以把等效輸出電阻提升&3.4 .及。3倍，若gm為lmS, Av=300， Ro3=100K,則可以將輸出電阻提升約3萬倍，這樣，保證了輸出電 流不受輸出腳電壓的影響，得到了高性能的恒流輸出電路。
本發(fā)明實(shí)施例提供的恒流電路通過鏡像電流產(chǎn)生電路產(chǎn)生各個(gè)偏置電壓， 確保MOS管工作狀態(tài)一致，保證了電流放大倍數(shù)不受輸出電流大小的影響； 同時(shí)，采用輸出電阻提升電路對(duì)電流輸出端的等效電阻進(jìn)行放大，保證輸出電 流不受輸出腳電壓的影響，提高了恒流電路的性能。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā) 明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明 的保護(hù)范圍之內(nèi)。
權(quán)利要求
1、一種恒流電路，其特征在于，所述恒流電路包括:鏡像電流產(chǎn)生電路，將輸入的參考電流進(jìn)行鏡像變換；輸出電阻提升電路，將所述鏡像變換后的鏡像電流輸出，并將電流輸出端的等效電阻放大。
2、 如權(quán)利要求1所述的恒流電路，其特征在于，所述鏡像電流產(chǎn)生電路包括第一晶體管、第二晶體管以及第一放大電路；所述第一晶體管的柵極連接至所述第一放大器的輸出端，所述第一晶體管 的源極接地，所述第一晶體管的漏極與所述參考電流連接，還與所述第一放大 電路的正相輸入端連接；所述第一放大電路的反相輸入端接參考電壓；所述第二晶體管的柵極連接至所述第一放大器的輸出端，所述第二晶體管 的源極接地，所述第二晶體管的漏極輸出鏡像電流。
3、 如權(quán)利要求2所述的恒流電路，其特征在于，所述第一晶體管與所述第 二晶體管為MOS管或三極管。
4、 如權(quán)利要求2所述的恒流電路，其特征在于，所述第一放大電路包括 差分輸入對(duì)管、第四晶體管、第五晶體管以及鏡像電路； 所述差分輸入對(duì)管將第一差分電壓信號(hào)以及第二差分電壓信號(hào)分別轉(zhuǎn)換為第一差分電流信號(hào)和第二差分電流信號(hào)并放大后輸出；所述第四晶體管的源才及接收所述第一差分電流信號(hào)，經(jīng)過平移處理后由所 述第四晶體管的漏極輸出；所述第五晶體管的源極接收所述第二差分電流信號(hào)，經(jīng)過平移處理后由所 述第五晶體管的漏極輸出；所述鏡像電落接收所述第四晶體管漏極輸出的經(jīng)過平移處理的第一差分電 流信號(hào)以及第五晶體管漏極輸出的經(jīng)過平移處理的第二差分電流信號(hào)，進(jìn)行鏡 像變換后，輸出所述第一差分電流信號(hào)以及所述第二差分電流信號(hào)之和。
5、 如權(quán)利要求4所述的恒流電路，其特征在于，所述差分輸入對(duì)管包括 第六晶體管和第七晶體管；所述第六晶體管的源極與所述第七晶體管的源極連接，所述第六晶體管的 柵極接所述第一差分電壓信號(hào)，由所述第六晶體管的漏極輸出所述第一差分電 流信號(hào)；所述第七晶體管的柵極接所述第二差分電壓信號(hào)，由所述第七晶體管的漏 極輸出所述第二差分電流信號(hào)。
6、 如權(quán)利要求4所述的恒流電路，其特征在于，所述鏡像電路包括 第八晶體管和第九晶體管；所述第八晶體管的源極與所述第九晶體管的源極連接，所述第八晶體管的 柵極與所述第九晶體管的柵極連接，所述第八晶體管的漏極與柵極連接，還與 所述第四晶體管的漏極連接；所述第九晶體管的漏極與所述第五晶體管的漏極 連接，所述第九晶體管的漏極與所述第五晶體管的漏極連接的連接端為所述第 一放大電路的輸出端。
7、 如權(quán)利要求2所述的恒流電路，其特征在于，所述輸出電阻提升電路包括第二晶體管、第三晶體管以及第二放大電路；所述第三晶體管的柵極連接至所述第二放大電路的輸出端，所述第三晶體 管的源極連接至所述第二晶體管的漏極，還連接至所述第二放大電路的反相輸 入端；所述第三晶體管的漏極輸出鏡像電流；所述第二放大電路的正相輸入端與所述第一放大電路的正相輸入端連接， 還與所述參考電流連接，還與所述第一晶體管的漏極連接；放大所述第三晶體 管的等效電阻。
8、 如權(quán)利要求7所述的恒流電路，其特征在于，所述第三晶體管為MOS管或三極管。
全文摘要
本發(fā)明適用于集成電路領(lǐng)域，提供了一種恒流電路，包括鏡像電流產(chǎn)生電路，將輸入的參考電流進(jìn)行鏡像變換；輸出電阻提升電路，將所述鏡像變換后的鏡像電流輸出，并將電流輸出端的等效電阻放大。本發(fā)明提供的恒流電路通過鏡像電流產(chǎn)生電路產(chǎn)生各個(gè)偏置電壓，確保MOS管工作狀態(tài)一致，保證了電流放大倍數(shù)不受輸出電流大小的影響；同時(shí)，采用輸出電阻提升電路對(duì)電流輸出端的等效電阻進(jìn)行放大，保證輸出電流不受輸出腳電壓的影響，提高了恒流電路的性能。
文檔編號(hào)G05F3/08GK101382816SQ20081021641
公開日2009年3月11日 申請(qǐng)日期2008年10月7日 優(yōu)先權(quán)日2008年10月7日
發(fā)明者周命福, 李惠瓊, 王新亞, 裴曉東 申請(qǐng)人:深圳市矽普特科技有限公司