專利名稱：嵌入式雙處理器系統(tǒng)的失效檢測電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種檢測電路，特別涉及一種嵌入式雙處理器系統(tǒng)的失效檢 測電i 各。
背景技術(shù)：
眾所周知，單片微機(jī)小巧靈活、擴(kuò)展性強(qiáng)，可以構(gòu)成一些功能強(qiáng)大的控 制系統(tǒng)(例如發(fā)電機(jī)的微機(jī)勵(lì)磁裝置等)。常規(guī)的單片機(jī)控制系統(tǒng)，往往都使
用一個(gè)CPU(處理器)，再擴(kuò)展一系列外圍輔助電路，以達(dá)到相應(yīng)控制的目的。
但是隨著單片機(jī)控制系統(tǒng)功能的逐步完善，使得其硬件也越發(fā)復(fù)雜，尤其在
輸入輸出接口較多的系統(tǒng)中，使用單個(gè)CPU必須進(jìn)行繁瑣的譯碼、邏輯變換， 調(diào)試極為困難。并且，也因?yàn)橛布δ艿脑龆啵沟脝蝹€(gè)CPU的處理能力很
難滿足系統(tǒng)的要求，使系統(tǒng)的運(yùn)行速度受到限制。
由此，雙CPU的控制系統(tǒng)應(yīng)運(yùn)而生，雙CPU可以提高系統(tǒng)的運(yùn)行效率，
加快系統(tǒng)的響應(yīng)速度。除此之外，由于諸如工作環(huán)境惡劣、電磁干擾等原因，
即使使用按工業(yè)測控環(huán)境要求設(shè)計(jì)的單片機(jī)也難以保證CPU能長期可靠的運(yùn) 行，而雙CPU的冗余設(shè)計(jì)是非常有效的一種解決方法，在一個(gè)CPU無法工作 時(shí)，另一個(gè)CPU能在一定程度上分擔(dān)前者的工作，可以有效地防止系統(tǒng)癱瘓。
為了進(jìn)一步提高系統(tǒng)的可靠性，在雙CPU的控制系統(tǒng)中需要采取足夠的 防呆、防死機(jī)的措施，來保證CPU的持續(xù)工作?，F(xiàn)在常用的方案是為每個(gè)CPU 設(shè)置一個(gè)看門狗電路(watchdogtimer)。如圖1所示，此原理圖中包括有一個(gè) 主微處理器101及一個(gè)從微處理器103,主微處理器101與從-徵處理器103分 別配備有看門狗電路105、 107。
看門狗電路是一個(gè)定時(shí)器電路，在系統(tǒng)運(yùn)行時(shí)看門狗電路105、 107便開 始計(jì)數(shù)，主微處理器101每隔一段時(shí)間會(huì)輸出一個(gè)喂狗信號至看門狗電路105， 從微處理器103每隔一段時(shí)間也會(huì)輸出一個(gè)喂狗信號至 門狗電路107，并將看門狗電路105、 107清零。如果主微處理器101或從微處理器103在一定時(shí) 間內(nèi)沒有發(fā)出喂狗信號(一般是在程序跑飛時(shí))，那么對應(yīng)的看門狗電路計(jì)數(shù) 器就會(huì)溢出，并向異常的微處理器發(fā)出一個(gè)復(fù)位信號，使其復(fù)位。因此看門 狗電路105、 107的作用就是防止程序發(fā)生死循環(huán)，防止主孩i處理器101和從 微處理器103死機(jī)。
但是現(xiàn)在的這種雙CPU的控制系統(tǒng)仍然存在著一些缺陷，現(xiàn)歸納如下
1、 現(xiàn)在的雙CPU控制系統(tǒng)在每個(gè)微處理器均加一個(gè)看門狗電路，由于 看門狗電路是獨(dú)立工作的，因此在上電時(shí)序上很難控制，在工作過程中，一 旦某一個(gè)微處理器發(fā)生復(fù)位，而另一個(gè)微處理器則仍然正常工作，這樣就可 能會(huì)造成兩個(gè)處理器的工作時(shí)序不同，無法協(xié)調(diào)工作。例如在復(fù)位邏輯、故 障處理方面，在兩個(gè)CPU控制程序開始工作時(shí)，需要對相關(guān)接口、存儲空間、 參數(shù)及變量初始化， 一旦其中某一個(gè)CPU出現(xiàn)程序"跑飛"現(xiàn)象，其看門狗 電路會(huì)立即動(dòng)作，復(fù)位并將其重啟，此時(shí)若另一CPU仍然按照原程序正常運(yùn) 行，則初始化的CPU可能會(huì)與另一CPU的正常處理程序產(chǎn)生沖突。
2、 一個(gè)系統(tǒng)中設(shè)置兩套看門狗電路，勢必會(huì)造成設(shè)備成本的增加，而對 于一些批量生產(chǎn)銷售的系統(tǒng)，些許的成本增加也會(huì)削減其市場竟?fàn)幜Α?br>
發(fā)明內(nèi)容
本發(fā)明的目的是提供一種嵌入式雙處理器系統(tǒng)的失效檢測電路，以解決 現(xiàn)有的雙CPU控制系統(tǒng)電路成本高、CPU之間容易產(chǎn)生沖突的缺點(diǎn)。
本發(fā)明提出一種嵌入式雙處理器系統(tǒng)的失效檢測電路，包括主微處理器、 從微處理器、看門狗電路及電源電路。其中，看門狗電路與主微處理器相連， 用于監(jiān)測主微處理器的運(yùn)行狀態(tài)，并在主微處理器出現(xiàn)異常時(shí)將其復(fù)位。主 微處理器通過通訊電路與從微處理器相連，其與從微處理器進(jìn)行實(shí)時(shí)通訊， 并根據(jù)從微處理器的運(yùn)行狀態(tài)向該電源電路發(fā)出一個(gè)使能信號。電源電路分 別與主微處理器及從微處理器相連，用于根據(jù)主微處理器發(fā)送來的使能信號， 提供或中斷從微處理器的工作電壓。依照本發(fā)明較佳實(shí)施例所述的嵌入式雙處理器系統(tǒng)的失效;險(xiǎn)測電路，電 源電路為直流轉(zhuǎn)直流隔離電源。
依照本發(fā)明較佳實(shí)施例所述的嵌入式雙處理器系統(tǒng)的失效檢測電路，直 流轉(zhuǎn)直流隔離電源包括推挽開關(guān)電源電路及穩(wěn)壓器。推挽開關(guān)電源電路與主 微處理器相連，用于輸出一個(gè)電壓，并由主微處理器發(fā)出的使能信號控制其 本身的工作狀態(tài)。穩(wěn)壓器分別與推挽開關(guān)電源電路及從微處理器相連，用于 對推挽開關(guān)電源電路輸出的電壓進(jìn)行穩(wěn)壓處理，并輸出從微處理器的工作電 壓。
依照本發(fā)明較佳實(shí)施例所述的嵌入式雙處理器系統(tǒng)的失效檢測電路，通 訊電路為光電隔離RS232通訊電路。
本發(fā)明的有益效果是
1、 本發(fā)明在主微處理器重啟時(shí)，使從微處理器也同時(shí)重啟，因此使主、 從微處理器在工作時(shí)序上始終保持一致，在復(fù)位邏輯、故障處理等對時(shí)序要 求較高的程序處理時(shí)也不會(huì)產(chǎn)生沖突。
2、 本發(fā)明的主微處理器始終保持對從微處理器的監(jiān)測， 一旦從微處理器 出現(xiàn)異常狀態(tài)，則立即自動(dòng)切斷從微處理器工作電源來強(qiáng)制對其復(fù)位重啟， 因此本發(fā)明可以保證系統(tǒng)長時(shí)間的正常工作。
3、 本發(fā)明在雙CPU的系統(tǒng)中只采用了單個(gè)看門狗電路，降低了系統(tǒng)的 電路成本，對于一些批量生產(chǎn)銷售的系統(tǒng)，有效降低了其生產(chǎn)成本，增加了 其市場竟?fàn)幜Α?br>

圖1為現(xiàn)有的一種雙CPU控制系統(tǒng)的原理框圖2為本發(fā)明實(shí)施例的一種嵌入式雙處理器系統(tǒng)的失效檢測電路架構(gòu)圖3為本發(fā)明實(shí)施例的一種看門狗電路；
圖4為本發(fā)明實(shí)施例的一種主處理器電路圖5為本發(fā)明實(shí)施例的一種從微處理器電路圖；圖6為本發(fā)明實(shí)施例的一種通訊電路圖； 圖7為本發(fā)明實(shí)施例的一種電源電路圖。
具體實(shí)施例方式
本發(fā)明的原理在于在雙微處理器的控制系統(tǒng)中只設(shè)置一個(gè)看門狗電路， 省略了從微處理器的看門狗電路，而通過主從微處理器之間的通訊來偵測從 微處理器的運(yùn)行狀態(tài)，并利用主微處理器來控制從微處理器的上電與掉電， 從而達(dá)到系統(tǒng)防呆的目的。
以下結(jié)合附圖，具體說明本發(fā)明。
請參見圖2，其為本發(fā)明實(shí)施例的一種嵌入式雙處理器系統(tǒng)的失效檢測電 路架構(gòu)圖。其包括主微處理器201、從微處理器203、看門狗電路205及電源 電路207?？撮T狗電路205與主微處理器201相連，主微處理器201分別與從 微處理器203及電源電路207相連，電源電路207與/人孩支處理器203相連。
正常工作時(shí)，電壓VCC為主微處理器201提供工作電壓，電源電路207 輸出的電壓VCC1為從微處理器203提供工作電壓。其中，從微處理器203 的供電電源可以由各種類型的電源電路提供，如直流轉(zhuǎn)直流隔離電源等，任 何可為從微處理器203供電且可被控于主微處理器201的電源電路都適用于 本發(fā)明。
看門狗電路205的作用是監(jiān)測主微處理器201的運(yùn)行狀態(tài)，并在主微處 理器201出現(xiàn)異常時(shí)將其復(fù)位。主微處理器201正常運(yùn)行的時(shí)候，每隔一段 時(shí)間會(huì)向看門狗電路205輸出一個(gè)喂狗信號，使看門狗電路205的計(jì)數(shù)器清 零。如果超過規(guī)定時(shí)間沒有發(fā)出喂狗信號，說明主微處理器201可能出現(xiàn)異 常狀況，即死機(jī)、程序死循環(huán)等。這時(shí)看門狗電路205就會(huì)向主微處理器201 發(fā)出復(fù)位信號，使其重啟。
主微處理器201復(fù)位的同時(shí)，復(fù)位電源電路207的使能信號使其停止工 作，從而令電壓VCC1掉電，使從微處理器203失去工作電壓強(qiáng)制使其復(fù)位。主微處理器201重啟后，通過使能信號控制電源電路207重新開始工作，令 電壓VCC1重新上電，使從微處理器203重啟。因此，在主微處理器201復(fù) 位重啟的同時(shí)，從微處理器203也會(huì)復(fù)位重啟，使時(shí)序保持一致。
除此之外，在正常工作時(shí)，主微處理器201會(huì)與從微處理器203進(jìn)行實(shí) 時(shí)通訊，從微處理器203在一定時(shí)間內(nèi)會(huì)向主微處理器201返回狀態(tài)信息。 如果從微處理器203在規(guī)定時(shí)間內(nèi)沒有返回狀態(tài)信息，或者返回的狀態(tài)信息 出現(xiàn)異常，那么主微處理器201會(huì)控制電源電路207停止工作，切斷從微處 理器203的電源。然后再恢復(fù)電源電路207繼續(xù)工作，使從微處理器203上 電重啟，從而達(dá)到主從式失效檢測的功能。
下面以一具體電路來說明本發(fā)明。請參見圖3, U3是本發(fā)明實(shí)施例的一 種看門狗電i 各，此看門狗電i 各由芯片X5045S81-4.5A實(shí)現(xiàn)，其WDI引腳與 RST引腳與主微處理器201相連。WDI信號是主微處理器201發(fā)送來的喂狗 信號，如果主處理器201在一定時(shí)間段內(nèi)沒有發(fā)出WDI信號，則從RST引腳 便會(huì)輸出RESET1信號。
請參見圖4， Ul為本發(fā)明實(shí)施例的一種主處理器電路圖，VCC引腳為主 微處理器201提供工作電壓。RST引腳及P3.7引腳與看門狗電路205相連， RESET1信號是看門狗電路205傳輸來的復(fù)位信號，其可以控制主處理器201 復(fù)位重啟。RXD引腳與TXD引腳用于與從微處理器203進(jìn)行通訊，RXD1信 號為主微處理器201的接收信號，TXD1信號為主微處理器201的發(fā)送信號。 P1.0引腳連接到電源電路，DCDC-EN信號為主微處理器201向電源電路傳輸 的使能信號。
請參見圖5， U2是本發(fā)明實(shí)施例的一種從微處理器電路圖。其VCC引腳 連接到電源電路，信號VCC1是從微處理器203的工作電壓。其RXD引腳與 TXD引腳用于與主微處理器201進(jìn)行通訊，RXD2信號為從微處理器203的 接收信號，TXD2信號為從微處理器203的發(fā)送信號。從微處理器203會(huì)每隔 一個(gè)時(shí)間段將自身的狀態(tài)信息通過TXD2信號發(fā)送給主微處理器201 ，因此主 微處理器201可以根據(jù)TXD2信號判斷從微處理器203的運(yùn)行狀態(tài)。如果在 一定時(shí)間內(nèi)，從微處理器203沒有輸出TXD2信號，則表明從微處理器203已失效或者出現(xiàn)異常狀態(tài)。
請參見圖6,其為本發(fā)明實(shí)施例的一種通訊電路圖。此電路0PT1與電路 OPT2組成了 一個(gè)隔離光耦RS232通訊電路，其連接在主微處理器201與從微 處理器203的通訊接口之間，其作用是以光為煤介傳送信號，對輸入和輸出 電路可以進(jìn)行隔離。因而能有效地抑制系統(tǒng)噪聲，消除接地回路的干擾，有 響應(yīng)速度較快、使用壽命長、體積小耐沖擊等好處。RS232通訊電路是一種 串行通訊電路，其中TXD1、 RXD1信號分別為主微處理器201的發(fā)送信號與 接收信號，TXD2、 RXD2信號分別為從微處理器203的發(fā)送信號與接收信號。
請參見圖7,其為本發(fā)明實(shí)施例的一種電源電路圖。電路U4與電路B1 組成了一個(gè)推挽開關(guān)電源電路，電路U5是一個(gè)穩(wěn)壓電路，推挽開關(guān)電源電路 的輸出與穩(wěn)壓電路相連，因此推挽開關(guān)電源電路產(chǎn)生的電壓經(jīng)過穩(wěn)壓電路穩(wěn) 壓后，其輸出電壓VCC1作為從微處理器203的供電電源電壓。SD引腳連接 到主微處理器201，用于接收主微處理器201發(fā)出的使能信號DCDC-EN。在 本實(shí)施例中，當(dāng)主微處理器201重啟時(shí)，或者從微處理器203運(yùn)行狀態(tài)異常 時(shí)，主微處理器201可以拉高DCDC-EN信號，4吏推挽開關(guān)電源電路停止工 作，從而使從微處理器203的電源VCC1掉電。然后主微處理器201再拉低 DCDC-EN信號，使推挽開關(guān)電源電路重新工作，使從微處理器203的電源 VCC1重新上電，并通過從微處理器203內(nèi)置的上電復(fù)位功能來實(shí)現(xiàn)從微處理 器203的復(fù)位重啟。當(dāng)然，根據(jù)電源電路的不同設(shè)計(jì)，DCDC-EN信號的高低 控制也可以相應(yīng)的改變，如拉低DCDC-EN信號可使電源VCC1掉電，拉高 DCDC-EN信號可使電源VCC1上電。
相比于現(xiàn)有技術(shù)，本發(fā)明具有以下優(yōu)點(diǎn)
1、 本發(fā)明在主^f敖處理器重啟時(shí)，使從^f鼓處理器也同時(shí)重啟，因此使主、 從微處理器在工作時(shí)序上始終保持一致，在復(fù)位邏輯、故障處理等對時(shí)序要 求較高的程序處理時(shí)也不會(huì)產(chǎn)生沖突。
2、 本發(fā)明的主微處理器始終保持對從微處理器的監(jiān)測， 一旦從微處理器 出現(xiàn)異常狀態(tài)，則立即自動(dòng)切斷從微處理器工作電源來強(qiáng)制對其復(fù)位重啟， 因此本發(fā)明可以保-〖正系統(tǒng)長時(shí)間的正常工作。3、本發(fā)明在雙CPU的系統(tǒng)中只采用了單個(gè)看門狗電路，降低了系統(tǒng)的 電路成本，對于一些批量生產(chǎn)銷售的系統(tǒng)，有效降低了其生產(chǎn)成本，增加了
其市場竟?fàn)幜Α?br> 以上公開的僅為本發(fā)明的幾個(gè)具體實(shí)施例，但本發(fā)明并非局限于此，任 何本領(lǐng)域的技術(shù)人員能思之的變化，都應(yīng)落在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1、一種嵌入式雙處理器系統(tǒng)的失效檢測電路，其特征在于，包括一主微處理器、一從微處理器、一看門狗電路及一電源電路，其中，看門狗電路，其與該主微處理器相連，用于監(jiān)測該主微處理器的運(yùn)行狀態(tài)，并在該主微處理器出現(xiàn)異常時(shí)將其復(fù)位；主微處理器，通過一通訊電路與該從微處理器相連，其與該從微處理器進(jìn)行實(shí)時(shí)通訊，并根據(jù)該從微處理器的運(yùn)行狀態(tài)向該電源電路發(fā)出一使能信號；電源電路，其分別與該主微處理器及該從微處理器相連，用于根據(jù)該主微處理器發(fā)送來的該使能信號，提供或中斷該從微處理器的工作電壓。
2、 如權(quán)利要求1所述的嵌入式雙處理器系統(tǒng)的失效檢測電路，其特征在 于，該電源電^各為一直流轉(zhuǎn)直流隔離電源。
3、 如權(quán)利要求2所述的嵌入式雙處理器系統(tǒng)的失效檢測電路，其特征在 于，該直流轉(zhuǎn)直流隔離電源包括一推挽開關(guān)電源電路，其與該主微處理器相連，用于輸出一電壓，并由 該主微處理器發(fā)出的該使能信號控制其本身的工作狀態(tài)；一穩(wěn)壓器，分別與該推挽開關(guān)電源電路及該從微處理器相連，用于對該 推挽開關(guān)電源電路輸出的該電壓進(jìn)行穩(wěn)壓處理，并輸出該從微處理器的工作 電壓。
4、 如權(quán)利要求1所述的嵌入式雙處理器系統(tǒng)的失效檢測電路，其特征在 于，該通訊電路為一光電隔離RS232通訊電i 各。
5、 如權(quán)利要求4所述的嵌入式雙處理器系統(tǒng)的失效檢測電路，其特征在 于，該光電隔離RS232通訊電路包括一第一發(fā)光二極管，其負(fù)極與該主微處理器的信號發(fā)送端相連；一第一光敏三極管，其基極與該第一發(fā)光二極管相對，其集電極連接至 該從微處理器的信號接收端；一第二發(fā)光二極管，其負(fù)極與該從微處理器的信號發(fā)送端相連；一第二光敏三極管，其基極與該第二發(fā)光二極管相對，其集電極連接至 該主微處理器的信號接收端。
6、 如權(quán)利要求1所述的嵌入式雙處理器系統(tǒng)的失效檢測電路，其特征在 于，該看門狗電路為一X5045S81-4.5A芯片。
7、 如權(quán)利要求1所述的嵌入式雙處理器系統(tǒng)的失效檢測電路，其特征在 于，該主^f效處理器為一 AT89C2051芯片。
8、 如權(quán)利要求1所述的嵌入式雙處理器系統(tǒng)的失效檢測電路，其特征在 于，該從微處理器為一 AT89C2051芯片。
全文摘要
本發(fā)明提出一種嵌入式雙處理器系統(tǒng)的失效檢測電路，包括主微處理器、從微處理器、看門狗電路及電源電路。其中，看門狗電路與主微處理器相連，用于監(jiān)測主微處理器的運(yùn)行狀態(tài)，并在主微處理器出現(xiàn)異常時(shí)將其復(fù)位。主微處理器通過通訊電路與從微處理器相連，其與從微處理器進(jìn)行實(shí)時(shí)通訊，并根據(jù)從微處理器的運(yùn)行狀態(tài)向該電源電路發(fā)出一個(gè)使能信號。電源電路分別與主微處理器及從微處理器相連，用于根據(jù)主微處理器發(fā)送來的使能信號，提供或中斷從微處理器的工作電壓。本發(fā)明可以有效防止控制系統(tǒng)中主、從微處理器的異常狀態(tài)，并保證主、從微處理器的工作時(shí)序相同，其具有結(jié)構(gòu)簡單、電路成本低、可靠性高的優(yōu)點(diǎn)。
文檔編號G05B23/02GK101615031SQ20091005075
公開日2009年12月30日 申請日期2009年5月7日 優(yōu)先權(quán)日2009年5月7日
發(fā)明者佟志權(quán), 李堂忠, 軍 管 申請人:浙江中控自動(dòng)化儀表有限公司;浙江中控研究院有限公司