專利名稱：五軸運動控制卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是一種數(shù)控技術(shù)領(lǐng)域的控制卡，具體是一種五軸運動控制卡。
背景技術(shù)：
在數(shù)控技術(shù)領(lǐng)域中，運動控制卡是實現(xiàn)運動控制技術(shù)的核心部件，它將預(yù)定的控 制方案、規(guī)劃指令轉(zhuǎn)變?yōu)槠谕臋C械運動，實現(xiàn)對被控目標(biāo)精度的位置控制、速度控制、加 速度控制、轉(zhuǎn)矩或力的控制等。運動控制卡、工業(yè)PC、伺服驅(qū)動器和電機一起構(gòu)成完整的運 動控制單元。 經(jīng)過對現(xiàn)有技術(shù)的文獻(xiàn)檢索發(fā)現(xiàn)，王挺等在《儀器儀表學(xué)報》2008年第8期增刊上 發(fā)表的"基于C8051的運動控制卡研制和應(yīng)用"一文中，給出了一種基于C8051F060單片機 的運動控制卡的架構(gòu)，但是該技術(shù)存在以下缺點采用C8051F060單片機為控制核心，插補 速度比較慢；單片機的10 口較少，限制了運動控制卡的硬件可分配地址；邏輯電路復(fù)雜，成 本高。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的上述不足，提出了一種五軸運動控制卡，以高 速混合信號處理單片機為核心，采用FPGA(現(xiàn)場可編程門陣列)芯片進(jìn)行硬件譯碼，并通過 雙端口通訊模塊和上位機進(jìn)行通訊，功耗低、接口多、運算能力強，且成本低。
本發(fā)明是通過以下技術(shù)方案實現(xiàn)的 本發(fā)明包括單片機模塊、FPGA模塊、系統(tǒng)輔助模塊、擴展接口模塊、雙端口通訊 模塊、數(shù)字量IO(輸入輸出)擴展模塊、DA(數(shù)模轉(zhuǎn)換)模塊、AD(模數(shù)轉(zhuǎn)換)模塊和輸入 輸出接口模塊，其中系統(tǒng)輔助模塊與單片機模塊相連傳輸時鐘信息、電源信息、控制信息 和復(fù)位信息，系統(tǒng)輔助模塊與FPGA模塊相連傳輸運動控制指令、運動進(jìn)給數(shù)據(jù)、反饋信息 和實時運動信息；單片機模塊與擴展接口模塊相連傳輸外部信息；雙端口通訊模塊與FPGA 模塊相連傳輸上位機的位置信息、控制信息和反饋的實時運動信息，雙端口通訊模塊與上 位機相連傳輸上位機的位置信息、控制信息和反饋的實時運動信息；DA模塊與FPGA模塊相 連，DA模塊將FPGA模塊傳輸?shù)臄?shù)字信號轉(zhuǎn)換為模擬信號；AD模塊與FPGA模塊相連，AD模 塊將FPGA模塊傳輸?shù)哪M信號轉(zhuǎn)換為數(shù)字信號；數(shù)字量10擴展模塊與FPGA模塊相連傳輸 運動信息和反饋信息；DA模塊與輸入輸出接口模塊相連傳輸數(shù)字輸入信息和模擬輸出信 息；AD模塊與輸入輸出接口模塊相連傳輸數(shù)字輸出信息和模擬輸入信息；數(shù)字量IO擴展模
塊與輸入輸出接口模塊相連傳輸運動信息和反饋信息；輸入輸出接口模塊與伺服驅(qū)動器和 外部IO相連傳輸反饋的實時運動信息。 所述的單片機模塊是具有SOC(片上系統(tǒng))功能和16位地址總線的高速混合信號 處理的單片機。 所述的輸入輸出接口模塊包括數(shù)字量輸入輸出接口單元、模擬量輸入輸出接口 單元、手搖脈沖信號處理單元和軸編碼信號處理單元，其中數(shù)字量輸入輸出接口單元分別與DA模塊的輸入端、AD模塊的輸出端、數(shù)字量10擴展模塊和伺服驅(qū)動器及外部10相連傳 輸數(shù)字信息；模擬量輸入輸出接口單元分別與DA模塊的輸出端、AD模塊的輸入端、數(shù)字量 IO擴展模塊和伺服驅(qū)動器及外部IO相連傳輸模擬信息；手搖脈沖信號處理單元分別與外 部的手搖脈沖發(fā)生器、AD模塊、DA模塊和數(shù)字量10擴展模塊相連傳輸外部手搖脈沖信息； 軸編碼信號處理單元分別與外部的軸信號發(fā)生器、AD模塊、DA模塊和數(shù)字量10擴展模塊相 連傳輸外部的軸編碼信息。 所述的數(shù)字量IO擴展模塊負(fù)責(zé)將FPGA模塊的數(shù)據(jù)鎖存并輸出到輸入輸出接口模 塊，數(shù)字量10擴展模塊包括若干個數(shù)據(jù)鎖存器，其中每個數(shù)據(jù)鎖存器分別與FPGA模塊 和輸入輸出接口模塊相連傳輸運動信息和反饋信息。 本發(fā)明中雙端口通訊模塊從上位機讀取立即狀態(tài)指令，通過FPGA模塊傳輸進(jìn)入 單片機模塊，單片機模塊經(jīng)過處理后將控制信息通過FPGA模塊傳輸給數(shù)字量10擴展模塊， 然后經(jīng)過輸入輸出接口模塊控制外部10 口 ；雙端口通訊模塊從上位機讀取運動控制指令， 通過FPGA模塊傳輸進(jìn)入單片機模塊并進(jìn)行運動控制相關(guān)的插補計算處理，得到運動進(jìn)給 數(shù)據(jù)，將該數(shù)據(jù)通過FPGA模塊傳輸進(jìn)入DA模塊，得到的模擬量信號用來控制伺服驅(qū)動器工 作。外部驅(qū)動器檢測后反饋的信號由輸入輸出接口模塊送入FPGA模塊，并由FPGA模塊送 給單片機模塊。單片機模塊按照反饋信息得到的實時運動信息進(jìn)行位置修正和運動限位 判斷處理。同時，單片機模塊把實時運動信息經(jīng)由雙端口通訊模塊傳輸給上位機，反饋給用 戶。當(dāng)外部有模擬量信號時協(xié)同控制運動狀態(tài)時，AD模塊將該信號轉(zhuǎn)化為數(shù)字量信號，并 通過FPGA模塊送入單片機模塊，單片機模塊根據(jù)該信號進(jìn)行運動參數(shù)的調(diào)整處理。在上述 過程中，系統(tǒng)輔助模塊負(fù)責(zé)對單片機模塊進(jìn)行監(jiān)控和維護(hù)；雙端口通訊模塊負(fù)責(zé)上位機與 運動控制卡的數(shù)據(jù)交換；單片機模塊負(fù)責(zé)執(zhí)行上位機的命令，進(jìn)行插補運算，得出運動進(jìn)給 量，并且向上位機反饋并處理運動過程中得到的實時運動信息，并進(jìn)行位置修正。
與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是采用單片機與FPGA相結(jié)合的方式，在單 片機進(jìn)行粗插補的同時，F(xiàn)PGA可進(jìn)行精插補，提高了插補效率；采用FPGA模塊對硬件地址 進(jìn)行譯碼規(guī)劃，保證了硬件地址的充足，解決了以往一些運動控制卡硬件可分配地址少的 問題，使得運動控制卡可以不斷進(jìn)行擴展；FPGA模塊的使用大大地減少了邏輯電路的設(shè)計 量，減少了電路中60%以上的邏輯電路模塊，減少了其它芯片的使用，使成本降低了 50% 以上，穩(wěn)定性得到增加。


圖1為實施例的系統(tǒng)結(jié)構(gòu)框圖。
具體實施例方式下面結(jié)合附圖對本發(fā)明的實施例作詳細(xì)說明本實施例在以本發(fā)明技術(shù)方案為前 提下進(jìn)行實施，給出了詳細(xì)的實施方式和具體的操作過程，但本發(fā)明的保護(hù)范圍不限于下 述的實施例。
實施例 如圖l所示，本實施例包括單片機模塊1、FPGA模塊2、系統(tǒng)輔助模塊3、擴展接口 模塊4、雙端口通訊模塊5、 DA模塊6、 AD模塊7、數(shù)字量10擴展模塊8、輸入輸出接口模塊
49，其中系統(tǒng)輔助模塊3與單片機模塊1相連傳輸時鐘信息、電源信息、控制信息和復(fù)位信
息，系統(tǒng)輔助模塊3與FPGA模塊2相連傳輸運動控制指令、運動進(jìn)給數(shù)據(jù)、反饋信息和實時 運動信息；單片機模塊1與擴展接口模塊4相連傳輸外部信息；雙端口通訊模塊5與FPGA 模塊2相連傳輸上位機18的位置信息、控制信息和反饋的實時運動信息，雙端口通訊模塊 5與上位機18相連傳輸上位機18的位置信息、控制信息和反饋的實時運動信息；DA模塊6 與FPGA模塊2相連，DA模塊6將FPGA模塊2傳輸?shù)臄?shù)字信號轉(zhuǎn)換為模擬信號；AD模塊7 與FPGA模塊2相連，AD模塊7將FPGA模塊2傳輸?shù)哪M信號轉(zhuǎn)換為數(shù)字信號；數(shù)字量10 擴展模塊8與FPGA模塊2相連傳輸運動信息和反饋信息；DA模塊6與輸入輸出接口模塊9 相連傳輸數(shù)字輸入信息和模擬輸出信息；AD模塊7與輸入輸出接口模塊9相連傳輸數(shù)字輸 出信息和模擬輸入信息；數(shù)字量10擴展模塊8與輸入輸出接口模塊9相連傳輸運動信息和 反饋信息；輸入輸出接口模塊9與伺服驅(qū)動器和外部1019相連傳輸反饋的實時運動信息。
所述的系統(tǒng)輔助模塊3對單片機模塊1進(jìn)行監(jiān)控和維護(hù)，系統(tǒng)輔助模塊3包括 JTAG模塊10、系統(tǒng)時鐘模塊11、電源模塊12和看門狗及復(fù)位模塊13，其中系統(tǒng)時鐘模塊 11與單片機模塊1相連，系統(tǒng)時鐘模塊11通過外部振蕩電路提供時鐘信息；電源模塊12與 單片機模塊1相連，電源模塊12將外部供電進(jìn)行處理后傳給單片機模塊1 ;看門狗及復(fù)位 模塊13與單片機模塊1相連傳輸控制信息和復(fù)位信息，看門狗及復(fù)位模塊13負(fù)責(zé)監(jiān)測單 片機模塊1是否鎖死，并在單片機模塊1出現(xiàn)故障時控制電源模塊12暫停對單片機模塊1 的供電，從而實現(xiàn)單片機模塊1的重啟；JTAG模塊10通過FPGA模塊2實時讀取單片機模 塊1的數(shù)據(jù)信息，在開發(fā)時實現(xiàn)PC機對單片機模塊1進(jìn)行非侵入式(不占用片內(nèi)資源)、全 速、在系統(tǒng)調(diào)試，支持觀察和修改存儲器和寄存器，支持?jǐn)帱c、觀察點、單步及運行和停機命 令。 所述的單片機模塊1采用CYGNAL公司生產(chǎn)的型號為C8051F120的芯片，負(fù)責(zé)對 FPGA模塊2進(jìn)行訪問控制，該芯片內(nèi)部含有Flash存儲器以及內(nèi)部數(shù)據(jù)存儲器，分別負(fù)責(zé)儲 存系統(tǒng)程序以及程序運行數(shù)據(jù)；該芯片內(nèi)部具有AD轉(zhuǎn)換和DA轉(zhuǎn)換功能，分別對應(yīng)AD模塊 7以及DA模塊6進(jìn)行模數(shù)轉(zhuǎn)換；該芯片實時計算運動數(shù)據(jù)，將數(shù)據(jù)傳輸進(jìn)入FPGA模塊2，同 時將控制信息傳入FPGA模塊2。 所述的FPGA模塊2采用Xilinx公司的XC3S500E-4PQ208C芯片，該芯片和單片機 模塊1、數(shù)字量10擴展模塊8以及雙端口通訊模塊5連接，根據(jù)芯片內(nèi)部的邏輯運算功能 按照C8051F120的芯片的控制信息將得到的數(shù)據(jù)信息分別傳給雙端口通訊模塊5、 、DA模塊 6、 AD模塊7、數(shù)字量10擴展模塊8和JTAG模塊10中；同時FPGA模塊2外圍接口多，擴展 了硬件可分配地址，F(xiàn)PGA模塊2和單片機模塊1共同構(gòu)成了整個控制卡的核心。
所述的擴展接口模塊4負(fù)責(zé)單片機模塊1與外部PC機的通訊，擴展接口模塊4包 括串口模塊20、USB接口模塊21和網(wǎng)絡(luò)接口模塊22，其中串口模塊20與外部PC機的串 口相連傳輸外部串口信息；USB接口模塊21與外部的USB接口相連傳輸外部USB信息；網(wǎng) 絡(luò)接口模塊22與外部以太網(wǎng)相連傳輸外部網(wǎng)絡(luò)信息，串口模塊20、USB接口模塊21和網(wǎng)絡(luò) 接口模塊22分別與單片機模塊1相連傳輸外部信息。 所述的DA模塊6采用ADI公司的AD5320型芯片，該芯片為12位DA轉(zhuǎn)換芯片，DA 模塊6將FPGA模塊2傳輸?shù)臄?shù)字量信號轉(zhuǎn)換后變?yōu)槟M量信號，并傳輸給輸入輸出接口模 塊9。
5
所述的AD模塊7采用ADI公司的AD7888型芯片，該芯片為12位AD轉(zhuǎn)換芯片，AD 模塊7負(fù)責(zé)將輸入輸出接口模塊9輸入的外部模擬量信號轉(zhuǎn)換為數(shù)字量信號，并傳輸進(jìn)入 FPGA模塊2。 所述的輸入輸出接口模塊9負(fù)責(zé)單片機中的10端口和FPGA模塊2與外部伺服驅(qū) 動器及外部1019的數(shù)據(jù)交互。 所述雙端口通訊模塊5采用IDT7024芯片，該通訊芯片負(fù)責(zé)單片機模塊1控制的 FPGA模塊2和上位機18之間的通訊，該通訊芯片具有兩套完全獨立的數(shù)據(jù)線、地址線、讀 寫控制線，可以實現(xiàn)上位機18和單片機模塊1同時對該芯片進(jìn)行操作；該芯片具有完全獨 立的中斷邏輯，可實現(xiàn)單片機模塊1和上位機18的握手控制，當(dāng)單片機控制FPGA對通訊芯 片左側(cè)寫數(shù)據(jù)時，可向上位機18發(fā)出中斷信號，允許上位機18讀取雙端口通訊模塊5的 數(shù)據(jù)，當(dāng)上位機18對通訊芯片右側(cè)寫數(shù)據(jù)時，可向單片機發(fā)出中斷信號，允許單片機控制 FPGA讀取雙端口通訊模塊5的數(shù)據(jù)；該芯片還具有完全獨立的忙邏輯，可保證單片機模塊1 和上位機18對通訊芯片同一單元進(jìn)行讀寫操作的正確性。該芯片分為四個區(qū)，分別為狀態(tài) 信息區(qū)(下位機寫，上位機18讀，100W6bit)、立即命令區(qū)(上位機18的啟動停止暫停命 令等，以及與PLC相關(guān)的10信息，上位機18寫，10*16bit) 、 G代碼緩沖數(shù)據(jù)塊區(qū)(上位機 18寫，下位機讀，5(^16bit)、配置參數(shù)數(shù)據(jù)塊區(qū)(系統(tǒng)參數(shù)，由上位機18寫，700W6bit)。 雙端口通訊模塊5與單片機和上位機18的數(shù)據(jù)交換是通過sempahore方式進(jìn)行的，原理如 下，在該型號的DPRAM中提供了 sem即hore量，通訊時先在對應(yīng)的sem即hore區(qū)中寫入0， 若讀出的為O，表示對應(yīng)的區(qū)已被鎖定(并不是物理上鎖定)，然后可以對對應(yīng)區(qū)域進(jìn)行讀 寫操作，讀寫完成后寫入l，表示解除鎖定；若寫入O后回讀為l，則表示該區(qū)被另一方所鎖 定，本方不能進(jìn)行讀寫操作。上位機18和雙端口通訊芯片之間的數(shù)據(jù)流和信號量傳輸通過 PC104總線進(jìn)行傳輸。雙端口通訊模塊5的通訊方式保證了運動控制卡和上位機18系統(tǒng)的 高效準(zhǔn)確通訊。 所述數(shù)字量I0擴展模塊8，包括六個數(shù)據(jù)鎖存器，負(fù)責(zé)處理運動控制中主要的開
關(guān)量信號，包括伺服驅(qū)動的起停、限位、正轉(zhuǎn)反轉(zhuǎn)、減速、回零等信號，總線數(shù)據(jù)是8位的，而
每八個開關(guān)量信號由一個輸出數(shù)據(jù)鎖存器輸出， 一位代表一個開關(guān)信號量。 所述的數(shù)據(jù)鎖存器采用74HC377芯片，數(shù)據(jù)鎖存器均是8位的，對應(yīng)總線中的8位
數(shù)據(jù)，通過地址線中的片選信號進(jìn)行選通輸出。 所述輸入輸出接口模塊9包括數(shù)字量輸入輸出接口單元14、模擬量輸入輸出接 口單元15、手搖脈沖信號處理單元16、軸編碼信號處理單元17，負(fù)責(zé)單片機中的IO端口、 FPGA模塊2等部件和外部電路以及伺服驅(qū)動器的數(shù)據(jù)交互，其中數(shù)字量輸入輸出接口單 元14負(fù)責(zé)單片機模塊1中的10端口 、數(shù)字量10擴展模塊8和外部電路的數(shù)字量信號交互， 數(shù)字量輸入輸出接口單元14接收數(shù)字量10擴展模塊8和單片機模塊1中的10端口的信 號，經(jīng)過光耦隔離，再經(jīng)過驅(qū)動放大后傳輸給伺服驅(qū)動器及外部1019 ;模擬量輸入輸出接 口單元15負(fù)責(zé)DA模塊6、AD模塊7和外部電路的模擬量信號交互，外部電路中的模擬量輸 入通過模擬量輸入輸出接口單元15進(jìn)行驅(qū)動放大處理后傳輸給AD模塊7、DA模塊6、AD模 塊7、DA模塊6產(chǎn)生的模擬量信號經(jīng)模擬量輸入輸出接口單元15驅(qū)動放大處理后傳輸給外 部電路；手搖脈沖信號處理單元16將外部手搖脈沖發(fā)生器信號經(jīng)過差分處理傳輸給FPGA 模塊2，最后進(jìn)入單片機模塊1 ;軸編碼信號處理單元17將外部軸信號經(jīng)過差分處理傳輸給
6
所述的數(shù)字量輸入輸出接口單元14包括光耦和第一驅(qū)動放大器，其中光耦與
第一驅(qū)動放大器相連傳輸數(shù)字信息，第一驅(qū)動放大器與伺服驅(qū)動器及外部1019相連傳輸
外部數(shù)字信息，光耦分別與DA模塊6的輸入端、AD模塊7的輸出端、和數(shù)字量10擴展模塊
8相連傳輸數(shù)字信息。 所述的光耦采用TLP521-4芯片。 所述的第一驅(qū)動放大器采用AM26LS31四路差動線路驅(qū)動器。 所述的模擬量輸入輸出接口單元15是第二驅(qū)動放大器，該驅(qū)動放大器采用
AM26LS31四路差動線路驅(qū)動器。 所述的手搖脈沖信號處理單元16是第一差動比較器，該差動比較器采用LM139四 路差動比較器。 所述的軸編碼信號處理單元17是第二差動比較器，該差動比較器采用LM139四路 差動比較器。 本實施例的工作過程雙端口通訊模塊5從上位機18讀取立即狀態(tài)指令，如潤滑 泵控制指令，通過FPGA模塊2傳輸進(jìn)入單片機模塊l，單片機模塊1經(jīng)過處理后將控制信息 通過FPGA傳輸給數(shù)字量10擴展模塊8，然后經(jīng)過輸入輸出接口模塊9控制外部10 口 ；雙 端口通訊模塊5從上位機18讀取運動控制指令，通過FPGA模塊2傳輸進(jìn)入單片機模塊1 并進(jìn)行運動控制相關(guān)的插補計算處理，得到運動進(jìn)給數(shù)據(jù)，將該數(shù)據(jù)通過FPGA模塊2傳輸 進(jìn)入DA模塊6，得到的模擬量信號用來控制伺服驅(qū)動器工作。外部驅(qū)動器檢測后反饋的信 號由輸入輸出接口模塊9送入FPGA模塊2，并由FPGA模塊2送給單片機模塊1 。單片機模 塊1按照反饋信息得到的實時運動信息進(jìn)行位置修正和運動限位判斷處理。同時，單片機 模塊1把實時運動信息經(jīng)由雙端口通訊模塊5傳輸給上位機18反饋給用戶。當(dāng)外部有模 擬量信號時協(xié)同控制運動狀態(tài)時，AD模塊7將該信號轉(zhuǎn)化為數(shù)字量信號，并通過FPGA模塊 2送入單片機模塊1，單片機模塊1根據(jù)該信號進(jìn)行運動參數(shù)的調(diào)整處理。在上述過程中， 系統(tǒng)輔助模塊3負(fù)責(zé)對單片機模塊1進(jìn)行監(jiān)控和維護(hù)；雙端口通訊模塊5負(fù)責(zé)上位機18與 運動控制卡的數(shù)據(jù)交換；單片機模塊1負(fù)責(zé)執(zhí)行上位機18的命令，進(jìn)行插補運算，得出運動 進(jìn)給量，并且向上位機18反饋并處理運動過程中得到的實時運動信息，并進(jìn)行位置修正。
本實施例采用具有SOC功能的C8051F120單片機作為微處理器，處理速度更快；采 用C8051F120單片機與FPGA相結(jié)合的方式，在單片機進(jìn)行粗插補的同時，F(xiàn)PGA可進(jìn)行精插 補，提高了插補效率；采用FPGA技術(shù)對硬件地址進(jìn)行譯碼規(guī)劃，保證了硬件地址的充足，而 且FPGA可以代替?zhèn)鹘y(tǒng)的電路，減少了元器件數(shù)目，縮小了體積，降低了整體成本，而且提高 了系統(tǒng)的穩(wěn)定性。
權(quán)利要求
一種五軸運動控制卡，其特征在于，包括單片機模塊、FPGA模塊、系統(tǒng)輔助模塊、擴展接口模塊、雙端口通訊模塊、數(shù)字量IO擴展模塊、DA模塊、AD模塊和輸入輸出接口模塊，其中系統(tǒng)輔助模塊與單片機模塊相連傳輸時鐘信息、電源信息、控制信息和復(fù)位信息，系統(tǒng)輔助模塊與FPGA模塊相連傳輸運動控制指令、運動進(jìn)給數(shù)據(jù)、反饋信息和實時運動信息；單片機模塊與擴展接口模塊相連傳輸外部信息；雙端口通訊模塊與FPGA模塊相連傳輸上位機的位置信息、控制信息和反饋的實時運動信息，雙端口通訊模塊與上位機相連傳輸上位機的位置信息、控制信息和反饋的實時運動信息；DA模塊與FPGA模塊相連，DA模塊將FPGA模塊傳輸?shù)臄?shù)字信號轉(zhuǎn)換為模擬信號；AD模塊與FPGA模塊相連，AD模塊將FPGA模塊傳輸?shù)哪M信號轉(zhuǎn)換為數(shù)字信號；數(shù)字量IO擴展模塊與FPGA模塊相連傳輸運動信息和反饋信息；DA模塊與輸入輸出接口模塊相連傳輸數(shù)字輸入信息和模擬輸出信息；AD模塊與輸入輸出接口模塊相連傳輸數(shù)字輸出信息和模擬輸入信息；數(shù)字量IO擴展模塊與輸入輸出接口模塊相連傳輸運動信息和反饋信息；輸入輸出接口模塊與伺服驅(qū)動器和外部IO相連傳輸反饋的實時運動信息；所述的單片機模塊是具有SOC功能和16位地址總線的高速混合信號處理的單片機。
2. 根據(jù)權(quán)利要求1所述的五軸運動控制卡，其特征是，所述的輸入輸出接口模塊包括 數(shù)字量輸入輸出接口單元、模擬量輸入輸出接口單元、手搖脈沖信號處理單元和軸編碼信 號處理單元，其中數(shù)字量輸入輸出接口單元分別與DA模塊的輸入端、AD模塊的輸出端、數(shù) 字量IO擴展模塊和伺服驅(qū)動器及外部IO相連傳輸數(shù)字信息；模擬量輸入輸出接口單元分 別與DA模塊的輸出端、AD模塊的輸入端、數(shù)字量10擴展模塊和伺服驅(qū)動器及外部10相連 傳輸模擬信息；手搖脈沖信號處理單元分別與外部的手搖脈沖發(fā)生器、AD模塊、DA模塊和 數(shù)字量IO擴展模塊相連傳輸外部手搖脈沖信息；軸編碼信號處理單元分別與外部的軸信 號發(fā)生器、AD模塊、DA模塊和數(shù)字量10擴展模塊相連傳輸外部的軸編碼信息。
3. 根據(jù)權(quán)利要求1所述的五軸運動控制卡，其特征是，所述的數(shù)字量IO擴展模塊負(fù)責(zé) 將FPGA模塊的數(shù)據(jù)鎖存并輸出到輸入輸出接口模塊，數(shù)字量IO擴展模塊包括若干個數(shù)據(jù) 鎖存器，其中每個數(shù)據(jù)鎖存器分別與FPGA模塊和輸入輸出接口模塊相連傳輸運動信息和 反饋信息。
全文摘要
本發(fā)明公開了一種數(shù)控技術(shù)領(lǐng)域的五軸運動控制卡，包括單片機模塊、FPGA模塊、系統(tǒng)輔助模塊、擴展接口模塊、雙端口通訊模塊、數(shù)字量IO擴展模塊、DA模塊、AD模塊和輸入輸出接口模塊，其中系統(tǒng)輔助模塊與單片機模塊相連，系統(tǒng)輔助模塊與FPGA模塊相連，單片機模塊與擴展接口模塊相連，雙端口通訊模塊與FPGA模塊相連，雙端口通訊模塊與上位機相連，DA模塊與FPGA模塊相連，AD模塊與FPGA模塊相連，數(shù)字量IO擴展模塊與FPGA模塊相連，DA模塊與輸入輸出接口模塊相連，AD模塊與輸入輸出接口模塊相連，數(shù)字量IO擴展模塊與輸入輸出接口模塊相連。本發(fā)明采用單片機和FPGA，提高了插補的效率，并且減少了外部電路模塊，提高了穩(wěn)定性，縮小了控制卡的面積，且成本低。
文檔編號G05B19/414GK101738987SQ20091031134
公開日2010年6月16日 申請日期2009年12月14日 優(yōu)先權(quán)日2009年12月14日
發(fā)明者黨東顯, 曹倩倩, 羅磊, 胡俊, 胡關(guān)虎 申請人:上海交通大學(xué)