專利名稱：：一種基于dsp和fpga的特種設(shè)備數(shù)據(jù)采集裝置的制作方法
技術(shù)領(lǐng)域：
：本實用新型涉及電梯的數(shù)據(jù)采集，是一種基于DSP和FPGA的特種設(shè)備數(shù)據(jù)采集裝置。屬于數(shù)據(jù)采集
技術(shù)領(lǐng)域：
。
背景技術(shù)：
：特種設(shè)備電梯是現(xiàn)代城市中不可缺少的垂直交通工具，電梯的運行直接關(guān)系到人民生命財產(chǎn)的安全，作為一種復雜的機電特種設(shè)備，被國家列為危險性較大的設(shè)備予以管理。如何監(jiān)督和保障電梯的安全運行是一個重大的課題。數(shù)據(jù)采集系統(tǒng)的基本任務(wù)是完成對特種設(shè)備信息的采集與處理，提供通信接口與監(jiān)測中心進行通信，在監(jiān)控系統(tǒng)中的作用舉足輕重。調(diào)査研究表明，目前電梯數(shù)據(jù)采集主要存在以下幾個問題電梯種類繁多；對于同一種類的電梯有著不同的規(guī)格和生產(chǎn)廠商；大多不能提供標準的接口信號。上述問題的存在，給數(shù)據(jù)采集工作帶來了一定的難度，從而制約了電梯監(jiān)控系統(tǒng)的發(fā)展，成為遠程監(jiān)控系統(tǒng)的瓶頸技術(shù)之一。
發(fā)明內(nèi)容本實用新型針對目前電梯數(shù)據(jù)采集系統(tǒng)存在的問題，提出了一種基于DSP和FPGA的特種設(shè)備數(shù)據(jù)采集裝置，以期提高設(shè)備的監(jiān)測和控制水平，預防和減少事故的發(fā)生。本實用新型考慮到電梯的實際工作情況比較復雜，采集信號中常會混有大量噪聲，基于能夠使上位監(jiān)控系統(tǒng)對多種信號進行實時采集，準確地做出故障分析并采取相應(yīng)的控制手段的考慮，本裝置選擇了DSP和FPGA相結(jié)合的控制方式，為提高數(shù)據(jù)采集的速度和精度、實現(xiàn)對各設(shè)備的實時數(shù)據(jù)采集、滿足通用性和擴展要求提供了保障。本實用新型的技術(shù)解決方案其結(jié)構(gòu)是FPGAEPF10K10A的信號輸出/輸入端分別與DSPTMS320VC、液晶顯示接口、鍵盤接口、通信接口、與CPLD接口的信號輸入/輸出端對應(yīng)相接；DSPTMS320VC的信號輸入/輸出端與數(shù)據(jù)存儲器的信號輸出/輸入端對就相接；DSPTMS320VC的輸入/輸出端與程序存儲器的信號輸出/輸入端對應(yīng)相接。本實用新型的特點是在通訊設(shè)計中引入了FPGA可編程器件，使系統(tǒng)的設(shè)計更靈活。用DSP和FPGA相結(jié)合的電梯數(shù)據(jù)采集裝置，實現(xiàn)高速采集、數(shù)據(jù)濾波處理和實時顯示數(shù)據(jù)信息成為可能，也為以后采集信息量的增加提供擴展余地；由于DSP提供了強大的接口功能，使各模塊之間接口實現(xiàn)變得簡單；采用高性能的控制器和外接存儲器的方式為電梯數(shù)據(jù)采集程序的編制提供方便，同時為存儲足夠詳盡的故障信息提供保障。附圖1是本實用新型(電梯)總體結(jié)構(gòu)框圖。附圖2是DSP與FPGA的接口電路。附圖3是系電梯智能數(shù)據(jù)采集裝置整體程序流程圖。附圖4是AD采樣子程序的框圖。附圖5是FPGA與上位機的RS-485通信連接圖。具體實施方式對照附圖1，其結(jié)構(gòu)是FPGAEPF10K10A的第一信號輸出/輸入端與DSPTMS320VC的第一信號輸入/輸出端對應(yīng)相接；FPGAEPF10K10A的第二信號輸出/輸入端與液晶顯示接口輸入/輸出端對應(yīng)相接；FPGAEPF10K10A的第三信號輸出/輸入端與鍵盤接口的信號輸入/輸出端對應(yīng)相接；EPF10K10A的第四信號輸出/輸入端與通信接口的信號輸入/輸出端對應(yīng)相接；EPF10K10A的第五信號輸出/輸入端與與CPLD接口的信號輸入/輸出端對應(yīng)相接；DSPTMS320VC的第二信號輸入/輸出端與數(shù)據(jù)存儲器的信號輸出/輸入端對就相接；DSPTMS320VC的第三信號輸入/輸出端與程序存儲器的信號輸出/輸入端對應(yīng)相接。由于電梯的實際工作情況比較復雜，采集信號中常會混有大量噪聲，基于能夠使上位監(jiān)控系統(tǒng)對多種信號進行實時采集，準確地做出故障分析并采取相應(yīng)的控制手段的考慮，選擇了DSP和FPGA相結(jié)合的控制方式，為提高數(shù)據(jù)采集的速度和精度、實現(xiàn)對各設(shè)備的實時數(shù)據(jù)采集、滿足通用性和擴展要求提供了保障。前端信號輸入電路包括傳感器檢測、放大電路、濾波電路、A/D轉(zhuǎn)換與電平調(diào)整電路、邏輯控制電路等。它完成對各傳感器采集到的模擬信號的放大、濾波、A/D轉(zhuǎn)換、電平調(diào)整等功能。A/D轉(zhuǎn)換、電平調(diào)整后的輸出信號和系統(tǒng)的開關(guān)量信號通過數(shù)據(jù)總線傳輸給主控制電路。主控制電路由DSP和FPGA及其外圍電路組成，是控制器的核心部分。主控制電路和前端信號輸入電路通過64位的數(shù)據(jù)總線、72位的地址總線和22位的控制總線連接，通過液晶顯示接口電路、鍵盤接口電路等與外部設(shè)備相連。FPGA和DSP聯(lián)合完成前端信號輸入電路A/D轉(zhuǎn)換器的時鐘選取、數(shù)據(jù)的計算以及相應(yīng)的控制邏輯，完成對液晶屏、鍵盤的控制，實現(xiàn)與上位機的通信接口協(xié)議的管理。液晶顯示和鍵盤接口電路作為主要的人機交互接口，完成系統(tǒng)控制參數(shù)的輸入、歷史故障信息查詢、系統(tǒng)工作狀態(tài)信息的顯示等功能。電梯底層數(shù)據(jù)的采集主要通過機房控制柜的輸入輸出點和外部傳感器實現(xiàn)，采集的信號包括開關(guān)量和模擬量信號，主要數(shù)據(jù)采集如表1和表2所示。<table>tableseeoriginaldocumentpage6</column></row><table>本裝置中，根據(jù)DSP和FPGA各自特點進行如下的功能劃分DSP主要完成系統(tǒng)相關(guān)數(shù)據(jù)的計算以及任務(wù)管理;FPGA主要完成各種器件的時序邏輯控制和連接各種數(shù)字接口。主控制電路完成的主要時序邏輯控制和數(shù)據(jù)傳輸功能，是整個裝置的控制核心，主要由兩個核心器件(DSP選用TI公司的TMS320VC5402、FPGA選用ALTERA公司的EPF10K10A)以及外圍電路組成。TMS320VC5402的外圍電路包括擴展的程序存儲器和數(shù)據(jù)存儲器。EPF10K10A的外圍擴展電路包括液晶顯示接口、鍵盤接口、通信接口和與CPLD芯片EPM5064相聯(lián)結(jié)的接口等。FPGA的邏輯設(shè)計主要包括FPGA與DSP之間的數(shù)據(jù)傳輸與控制邏輯設(shè)計、FPGA與CPLD之間的數(shù)據(jù)傳輸與控制邏輯設(shè)計、FPGA與液晶顯示控制器的接口邏輯設(shè)計、FPGA與鍵盤控制器的接口邏輯設(shè)計、FPGA與通信接口的邏輯設(shè)計。DSP與FPGA之間的數(shù)據(jù)傳輸是通過DSP的外部數(shù)據(jù)總線、地址總線、控制總線來實現(xiàn)的。TMS320VC5402共有16根外部數(shù)據(jù)總線、20根外部地址總線和控制總線。二者之間的通信采用命令字的方式，即用不同的地址信號區(qū)分不同的操作方式，因此DSP與FPGA連接時采用了DSP外部低7位的地址總線，此時共有27=128種不同的命令字，F(xiàn)PGA選擇了其中的一部分命令字進行譯碼處理，譯碼后去執(zhí)行各種功能。DSP與FPGA的接口電路如圖2所示。TMS320VC5402的外部程序存儲器、外部數(shù)據(jù)存儲器以及16位并行I/O空間使用的是同一組外部總線，并且共用同一根讀寫信號線，3種不同空間的劃分是通過地址空間選擇信號巧、5§、g來實現(xiàn)的。TMS320VC5402的外部中斷INTO、INT1、INT2是由FPGA給出的。其中，INTO用于通信中斷，INT1用于鍵盤中斷，INT2是備用中斷，以滿足系統(tǒng)擴權(quán)利要求1、一種基于DSP和FPGA的特種設(shè)備數(shù)據(jù)采集裝置，其特征是FPGAEPF10K10A的第一信號輸出/輸入端與DSPTMS320VC的第一信號輸入/輸出端對應(yīng)相接；FPGAEPF10K10A的第二信號輸出/輸入端與液晶顯示接口輸入/輸出端對應(yīng)相接；FPGAEPF10K10A的第三信號輸出/輸入端與鍵盤接口的信號輸入/輸出端對應(yīng)相接；EPF10K10A的第四信號輸出/輸入端與通信接口的信號輸入/輸出端對應(yīng)相接；EPF10K10A的第五信號輸出/輸入端與與CPLD接口的信號輸入/輸出端對應(yīng)相接；DSPTMS320VC的第二信號輸入/輸出端與數(shù)據(jù)存儲器的信號輸出/輸入端對就相接；DSPTMS320VC的第三信號輸入/輸出端與程序存儲器的信號輸出/輸入端對應(yīng)相接。專利摘要本實用新型是一種基于DSP和FPGA的特種設(shè)備數(shù)據(jù)采集裝置，其FPGAEPF10K10A的信號輸出/輸入端分別與DSPTMS320VC、液晶顯示接口、鍵盤接口、通信接口、與CPLD接口的信號輸入/輸出端相接；DSPTMS320VC的第二信號輸入/輸出端與數(shù)據(jù)存儲器的信號輸出/輸入端相接；DSPTMS320VC的第三信號輸入/輸出端與程序存儲器的信號輸出/輸入端相接。優(yōu)點選擇DSP和FPGA相結(jié)合的控制方式，為提高數(shù)據(jù)采集的速度和精度、實現(xiàn)對各設(shè)備的實時數(shù)據(jù)采集、滿足通用性和擴展要求提供保障。實現(xiàn)高速采集、數(shù)據(jù)濾波處理和實時顯示數(shù)據(jù)信息成為可能，數(shù)據(jù)采集系統(tǒng)各模塊之間接口實現(xiàn)變得簡單。文檔編號G05B19/048GK201397459SQ200920041920公開日2010年2月3日申請日期2009年3月25日優(yōu)先權(quán)日2009年3月25日發(fā)明者張廣明,強天鵬,果李,李向東,邱春玲,凱黃,黃水霞申請人:南京工業(yè)大學