專利名稱：一種用于陀螺控制的系統(tǒng)集成電路的制作方法
技術領域：
本實用新型涉及一種集成電路，尤其是一種用于陀螺控制的系統(tǒng)集成電路。
背景技術：
目前，在陀螺子系統(tǒng)外圍電路有穩(wěn)定回路以及信號輸出處理部分，穩(wěn)定 回路包括抖動穩(wěn)定回路、頻率穩(wěn)定回路以及電流穩(wěn)定回路。目前對這些回路
的控制一般都是在板級用戶將代碼寫入FPGA中，并利用相關集成電路模塊組
成的板級系統(tǒng)來完成。
發(fā)明內容
本實用新型的目的是克服現(xiàn)有技術中存在的不足，提供一種用于陀螺控 制的系統(tǒng)集成電路，將上述由板級系統(tǒng)完成的功能集成到一塊芯片上，使整 個控制電路的性能得到極大的提升。
按照本實用新型提供的技術方案， 一種用于陀螺控制的系統(tǒng)集成電路包 括一個中央處理器，所述中央處理器通過總線仲裁模塊連接總線，所述總線 上連接有模數(shù)轉換模塊、時鐘管理模塊、溫度采集接口模塊、脈寬調制模塊、 只讀存儲器、隨機存儲器、同步串行口、異步串行口、濾波模塊、隨機序列 發(fā)生器模塊、脈沖控制合成器模塊、頻率計數(shù)器模塊和可編程定時器模塊；
所述頻率計數(shù)器模塊的輸出端連接濾波模塊和移位模塊的輸入端；所述 濾波模塊的輸出端連接累加器和移位模塊的輸入端；所述累加器的輸出端連 接移位模塊的輸入端；所述模數(shù)轉換模塊的輸入端連接輸入模擬信號；隨機 序列發(fā)生器模塊的輸出端連接脈沖控制合成器模塊的輸出端，脈沖控制合成 器模塊的輸出端輸出抖動控制信號；時鐘管理模塊的輸入端連接外部時鐘和 復位信號；溫度采集接口模塊連接溫度傳感器。
所述中央處理器為8位中央處理器，采用哈佛結構，程序存儲器和數(shù)據 存儲器的尋址空間都為0x0000H 0XFFFFh，內部數(shù)據存儲器的尋址空間為 0x00H 0xFFH;能夠提供軟中斷和硬中斷。
所述模數(shù)轉換模塊為一個4通道10位模數(shù)轉換模塊，內含一個可編程的 運放電路。
所述用于陀螺控制的系統(tǒng)集成電路的引導程序固化在只讀存儲器中。本實用新型的優(yōu)點是本實用新型在系統(tǒng)工作時，能夠完成自啟動和用 戶程序的加載，根據用戶指令進行工作，在單片完成復雜的系統(tǒng)功能，使整 個控制電路的性能得到極大的提升，縮小系統(tǒng)板的面積，可靠性和可維護性 得到提高，降低整個系統(tǒng)板的功耗，同時用戶程序簡易化，降低整個系統(tǒng)的 開發(fā)成本。
圖l是本實用新型的電路框圖。
具體實施方式
以下結合附圖和實施例對本實用新型作進一步說明。
如圖1所示，本實用新型所述的陀螺控制集成電路包括
一個8位中央處理器(CPU)， 8位CPU指令與ASM51指令兼容完全兼容。 該CPU核采用哈佛結構，程序存儲器和數(shù)據存儲器的尋址空間都為0x0000H OXFFFFh，內部數(shù)據存儲器的尋址空間為OxOOH OxFFH;能夠提供軟中斷和 硬中斷。
4通道10位模數(shù)轉換模塊(A/D)，內含一個可編程的運放電路，通過運 放電路，用戶可以將微弱的模擬信號進行放大，再進行通道選擇將被選擇的 模擬信號進行轉換，變成數(shù)字信號。
總線仲裁模塊，主要判斷總線上傳遞的是哪個模塊的數(shù)據。總線仲裁模 塊根據系統(tǒng)指令確定對地址、數(shù)據線的選擇。
時鐘管理模塊，電路工作時鐘、復位信號由外部直接提供。芯片的復位 信號是置高有效，系統(tǒng)芯片的復位時間為l微秒，復位完成后芯片開始工作； 由外部提供一個系統(tǒng)主時鐘信號， 一個復位信號，以及一個低速2KHz的時鐘 信號。通過時鐘/復位管理模塊的分頻得到一個lMHz和一個2KHz的內部同步 時鐘，用戶對外部和內部2KHz時鐘的選擇是通過對寄存器設置完成的。
溫度采集接口模塊，提供一個雙向信號，主要功能采集外部溫度傳感器 傳過來的周圍環(huán)境溫度。
脈寬調制(P麗)模塊，根據寄存器設置，提供三路連續(xù)占空比漸變信號， 被調制的脈沖信號的高電平占空比正比于輸入數(shù)據。
只讀存儲器(ROM)，主要存放電路的啟動代碼。
隨機存儲器(SRAM)，電路啟動后，用來存放用戶程序以及中間計算數(shù)據。 同步串行口 (SPI)，主要用于電路外部的存儲器進行數(shù)據通信，上電之 后，自動將外部閃存(Flash)的程序加載到片內存儲器。異步串行口 (SCI)，主要是和外部的電腦進行數(shù)據通信。
濾波模塊，31階濾波器對雙向可逆計數(shù)輸出值進行濾波計算；累加器模 塊對該結果進行累加。
移位模塊是將輸出計數(shù)器的差值、計數(shù)器的累加值、濾波器結果、濾波 器結果的累加值共四類進行輸出。
隨機序列發(fā)生器模塊，用來產生隨機數(shù)。模塊利用系統(tǒng)時鐘和使能控制 位決定是否輸出有效的隨機數(shù)信號。
脈沖控制合成器模塊，利用生成的隨機數(shù)對抖動信號進行處理，并輸出
相應的脈沖控制信號。由幾組連續(xù)可尋址的16位寄存器完全定義三組輸出脈
沖的屬性，即脈沖寬度、脈沖高電平持續(xù)時間、初始相位。合成的脈沖在初 始相位定義期間，應輸出低電平。
可編程定時器模塊，定時讀頻率計數(shù)器的值。
頻率計數(shù)器模塊用系統(tǒng)時鐘做同步信號，對整形后的輸入信號進行計數(shù)。
本實用新型所述集成電路的SoC代碼包括兩個部分引導程序已被固化 在ROM中。引導程序的功能是進行用戶程序加載。用戶將編譯好的應用程 序按一定的格式寫入外部flash中。
系統(tǒng)通過時鐘管理模塊進行復位后，先執(zhí)行引導程序，通過SPI總線接 口將Flash中的用戶程序代碼加載到SoC的用戶程序RAM中。SoC加載完 畢后用戶程序無條件跳轉到到用戶程序存儲器中去執(zhí)行用戶程序，將濾波器 的系數(shù)讀入內部存儲器中。
CPU核根據用戶程序對模擬信號進行四選一的操作，對選入的信號進行 放大、整形和電平轉換，經過隨機序列發(fā)生器模塊得到新的變量，再經過倍 頻鑒相、細分和雙向可逆計數(shù)電路對兩路方波進行解碼、計數(shù)；計數(shù)結果以 及其差值都被送到移位模塊中。差值輸出完成角速度值的計算。頻率計數(shù)器 模塊用系統(tǒng)時鐘做同步信號，對整形后的輸入信號進行計數(shù)。由總線仲裁模 塊根據系統(tǒng)指令確定對地址、數(shù)據線的選擇。
溫度采集接口模塊能夠準確采集傳感器的溫度并由CPU控制經異步通 信接口總線輸出到計算機上。
通過對寄存器的配置，可以讓異步通信接口在四種常見的通信速率9600 bp/s、 19200 bp/s、 38400 bp/s、 76800 bp/s進行工作。
將本實用新型裝入系統(tǒng)中，接外部時鐘信號、復位信號以及其他信號。
上電后，時鐘管理模塊產生片內需要的時鐘和復位信號。復位后，中央處理器(CPU)通過只讀存儲器(ROM)中的Bootloader 啟動程序引導，通過同步串口模塊(SPI)將外部Flash中的用戶程序讀入片 內8KB SRAM中實現(xiàn)程序加載，其中包括濾波系數(shù)值也被讀入放置到存儲器 相應的位置。加載完成后，程序指針無條件挑轉到片內8KB SRAM起始地址 處。
在電路中， 一共有三條總線，即外部數(shù)據總線、專用寄存器數(shù)據總線和 內部存儲器數(shù)據總線。外部數(shù)據總線來自于外設模塊的數(shù)據，外設模塊有模 擬模塊，脈沖調制(PWM)模塊，脈沖控制合成器模塊，溫度采集接口模塊， 濾波器模塊，8K字節(jié)隨機存儲器，512字節(jié)只讀存儲器，還有用于測試的數(shù) 據也屬于外部數(shù)據總線；內部存儲器總線數(shù)據來自內部256字節(jié)存儲器；專 用寄存器總線數(shù)據來自于CPU核定義的特殊寄存器的值。
無論是何種總線，都是由總線仲裁模塊對來自不同模塊數(shù)據的選擇都是 通過地址和讀寫信號共同確認后，再完成操作。
同時10位模數(shù)轉換模塊通過4選1模擬開關，對來自外部四個模擬信號 進行選擇控制，并將其中的一路模擬小信號進行放大、整形，可編程運放的 放大倍數(shù)都是5檔可調，分別是1、 2、 4、 8、 16，每組放大器可以實現(xiàn)25 檔的調試，最大放大倍數(shù)為256倍。經過放大、整形處理的信號將利用時鐘 管理模塊產生的lMHz時鐘采樣頻率開始對其中一路模擬信號進行數(shù)據采集， 當檢測到2KHz時鐘產生的標志信號時，對數(shù)據結果進行累加。接著順序開始 對下面的三路模擬信號進行數(shù)據采集，累加，依次循環(huán)。當四路數(shù)據完成采 集、累加后，IO位模數(shù)轉換模塊向CPU發(fā)出中斷申請信號。CPU響應中斷后， 可以在中斷程序中讀出累加結果，也可以通過査詢方式實現(xiàn)讀數(shù)據操作。
用戶可以設置外部溫度傳感器的數(shù)量，溫度采集接口模塊可以對某個與 設定ID號相同的溫度傳感器執(zhí)行采集該傳感器的溫度。當完成一個采集傳感
器溫度的采集后，將發(fā)出一個中斷信號。
經過放大和整形后的抖動信號，經過隨機序列發(fā)生器模塊得到新的變量， 再由頻率計數(shù)器模塊對兩路方波進行解碼、計數(shù)；計數(shù)結果以及其差值都被 送到移位模塊中。濾波模塊對該差值進行濾波處理，結果輸出到移位模塊， 同時對輸出結果進行累加，累加結果也送到移位模塊。
在濾波器模塊完成指示信號有效以后，馬上自動完成對待發(fā)送的數(shù)據裝 載到移位寄存器。緊接著就立即啟動了一個串行數(shù)據的發(fā)送過程，移位模塊 發(fā)送多種類型數(shù)據，并行轉串行輸出。在連續(xù)發(fā)送幾次后，重復進行數(shù)據裝載與發(fā)送。當判斷信號高電平有效時，指示一幀數(shù)據發(fā)送結束。
根據P麗模塊算法周期運算的特點，P麗模塊在運算周期內不能加載新 的脈沖寬度值。當設置了新的寬度值后，該值將在一個運算周期內載入；但 在一個運算周期對同一寄存器寫入兩次值時，前一次寫入值會無效。每路脈 沖都由12位寄存器進行設置脈沖寬度。0 7位存放在低8位寄存器，8 11 位存放在高8位寄存器的低4位。被調制的脈沖信號，高電平占空比正比于 輸入數(shù)據。
整個系統(tǒng)集成電路芯片對數(shù)據信息的處理都可以通過異步串行口模塊輸 出到計算機上顯示出來，用戶可利用自己開發(fā)的用戶程序，通過計算機對集 成電路的工作情況進行監(jiān)控。
權利要求1、一種用于陀螺控制的系統(tǒng)集成電路，包括一個中央處理器，其特征是所述中央處理器通過總線仲裁模塊連接總線，所述總線上連接有模數(shù)轉換模塊、時鐘管理模塊、溫度采集接口模塊、脈寬調制模塊、只讀存儲器、隨機存儲器、同步串行口、異步串行口、濾波模塊、隨機序列發(fā)生器模塊、脈沖控制合成器模塊、頻率計數(shù)器模塊和可編程定時器模塊；所述頻率計數(shù)器模塊的輸出端連接濾波模塊和移位模塊的輸入端；所述濾波模塊的輸出端連接累加器和移位模塊的輸入端；所述累加器的輸出端連接移位模塊的輸入端；所述模數(shù)轉換模塊的輸入端連接輸入模擬信號；隨機序列發(fā)生器模塊的輸出端連接脈沖控制合成器模塊的輸出端，脈沖控制合成器模塊的輸出端輸出抖動控制信號；時鐘管理模塊的輸入端連接外部時鐘和復位信號；溫度采集接口模塊連接溫度傳感器。
2、 如權利要求1所述的一種用于陀螺控制的系統(tǒng)集成電路，其特征是 所述中央處理器為8位中央處理器，采用哈佛結構，程序存儲器和數(shù)據存儲 器的尋址空間都為0x0000H 0XFFFFh ，內部數(shù)據存儲器的尋址空間為 0x00H 0xFFH;能夠提供軟中斷和硬中斷。
3、 如權利要求l所述的一種用于陀螺控制的系統(tǒng)集成電路，其特征是: 所述模數(shù)轉換模塊為一個4通道10位模數(shù)轉換模塊，內含一個可編程的運放 電路。
4、 如權利要求l所述的一種用于陀螺控制的系統(tǒng)集成電路，其特征是: 所述用于陀螺控制的系統(tǒng)集成電路的引導程序固化在只讀存儲器中。
專利摘要本實用新型涉及一種用于陀螺控制的系統(tǒng)集成電路，包括一個中央處理器通過總線仲裁模塊連接總線，總線上連接有模數(shù)轉換模塊、時鐘管理模塊、溫度采集接口模塊、脈寬調制模塊、只讀存儲器、隨機存儲器、同步串行口、異步串行口、濾波模塊、隨機序列發(fā)生器模塊、脈沖控制合成器模塊、頻率計數(shù)器模塊和可編程定時器模塊；頻率計數(shù)器模塊的輸出端連接濾波模塊和移位模塊的輸入端；濾波模塊的輸出端連接累加器和移位模塊的輸入端；累加器的輸出端連接移位模塊的輸入端；隨機序列發(fā)生器模塊的輸出端連接脈沖控制合成器模塊的輸出端。本實用新型在系統(tǒng)工作時，能夠完成自啟動和用戶程序的加載，根據用戶指令進行工作，在單片完成復雜的系統(tǒng)功能。
文檔編號G05B19/04GK201434985SQ20092004290
公開日2010年3月31日 申請日期2009年6月8日 優(yōu)先權日2009年6月8日
發(fā)明者于宗光, 靜 羅, 虞致國, 鋒 陸, 魏敬和 申請人:中國電子科技集團公司第五十八研究所