專利名稱：基于fpga的測控裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種適用變電站的計(jì)算速度更快精度更高的測控裝置，屬于電力
/電工技術(shù)領(lǐng)域。
背景技術(shù)：
現(xiàn)有的變電站測控裝置，多采用DSP+ARM、DSP+DSP或多CPU結(jié)構(gòu)的硬件平臺(tái)，根據(jù) CPU特點(diǎn)進(jìn)行功能劃分為測控功能的CPU和外設(shè)管理的CPU。測控功能的CPU多采用DSP 處理器，負(fù)責(zé)啟動(dòng)AD采樣、數(shù)據(jù)計(jì)算處理、開入采集、開出控制等任務(wù)；外設(shè)管理的CPU多采 用32位ARM處理器，負(fù)責(zé)對(duì)外通訊、數(shù)據(jù)存儲(chǔ)、人機(jī)接口輸入輸出等任務(wù)；測控功能CPU與 外設(shè)管理CPU之間的數(shù)據(jù)交換多采用通訊和雙端口 RAM方式。 上述的測控裝置中對(duì)多條線路進(jìn)行同時(shí)采集時(shí)，只能以一種頻率進(jìn)行采樣嚴(yán)重影 響數(shù)據(jù)精度；對(duì)數(shù)據(jù)處理過程時(shí)采用的DSP處理器也只能對(duì)每個(gè)通道數(shù)據(jù)進(jìn)行串行處理， 對(duì)采樣頻率比較高的、計(jì)算量大的處理任務(wù)顯得無能為力，對(duì)測控裝置的功能拓展也成為 一種瓶頸問題。

實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問題是 1、實(shí)現(xiàn)對(duì)不同母線段的頻率進(jìn)行分別跟蹤測頻，再分別啟動(dòng)采樣信號(hào)，有效減小 頻率不等所造成的誤差； 2、解決測量通道多由于采樣頻率提高、數(shù)據(jù)計(jì)算量增大所造成的計(jì)算瓶頸問題。 為了解決上述技術(shù)問題，本實(shí)用新型采取以下的技術(shù)方案來實(shí)現(xiàn)的 基于FPGA的測控裝置，包括ARM處理器、以太網(wǎng)接口和人機(jī)接口 ，所述ARM處理 器與以太網(wǎng)接口 、人機(jī)接口相連接，其特征在于還包括FPGA現(xiàn)場可編程邏輯門陣列，所述 FPGA現(xiàn)場可編程邏輯門陣列與ARM處理器相連接，每條電力線路所需測量的模擬量信號(hào)均 與一片16位差分AD芯片相連接，多片AD轉(zhuǎn)換芯片通過一條地址線和數(shù)據(jù)線與FPGA連接。 本發(fā)明所達(dá)到的有益效果 本發(fā)明用FPGA代替DSP處理器和一些功能型芯片，大大簡化了系統(tǒng)硬件，使得 FPGA成為了一個(gè)板級(jí)芯片，降低了設(shè)計(jì)難度減少了開發(fā)成本、增強(qiáng)了設(shè)計(jì)的可拓展性和靈 活性；可現(xiàn)實(shí)對(duì)不同母線段的頻率進(jìn)行分別跟蹤測頻，再分別啟動(dòng)采樣信號(hào)，有效減小頻率 不等所造成的誤差；解決測量通道多由于采樣頻率提高、數(shù)據(jù)計(jì)算量增大所造成的計(jì)算瓶 頸問題；同時(shí)FPGA集中了多種芯片功能，減少了電路板的布線面積提高了抗干擾性能和穩(wěn) 定性能。

圖1為本實(shí)用新型的裝置硬件結(jié)構(gòu)示意圖； 圖2為本實(shí)用新型的FPGA硬件采集示意圖。
具體實(shí)施方式
本實(shí)用新型采取以下的技術(shù)方案來實(shí)現(xiàn)的 基于FPGA的測控裝置，包括ARM處理器、以太網(wǎng)接口和人機(jī)接口 ，所述ARM處理 器與以太網(wǎng)接口 、人機(jī)接口相連接，其特征在于還包括FPGA現(xiàn)場可編程邏輯門陣列，所述 FPGA現(xiàn)場可編程邏輯門陣列與ARM處理器相連接，每條電力線路所需測量的模擬量信號(hào)均 與一片16位差分AD芯片相連接，多片AD轉(zhuǎn)換芯片通過一條地址線和數(shù)據(jù)線與FPGA連接。 本發(fā)明對(duì)不同頻率的模擬量進(jìn)行單獨(dú)測頻，根據(jù)不同的頻率采用不同的采樣間隔時(shí)間去啟 動(dòng)AD轉(zhuǎn)換。每條電力線路所需測量的模擬量均連接到一片16位差分AD芯片進(jìn)行轉(zhuǎn)換，多 片AD轉(zhuǎn)換芯片共用一條地址線和數(shù)據(jù)線。每條電力線路的頻率均接入FPGA，分頻后的啟動(dòng) 控制再接到AD芯片。 前述的基于FPGA的測控裝置，其特征在于，所述的FPGA包括 循環(huán)采集存儲(chǔ)器對(duì)讀取的AD轉(zhuǎn)換值進(jìn)行循環(huán)存儲(chǔ)； 數(shù)字濾波器把每周波所采樣數(shù)據(jù)進(jìn)行數(shù)字濾波； FFT計(jì)算器和邏輯計(jì)算器把每周波所采樣數(shù)據(jù)進(jìn)行FFT計(jì)算和邏輯計(jì)算，得到的 數(shù)據(jù)結(jié)果存儲(chǔ)到FPGA的雙端口 RAM中； 雙端口 RAM :存儲(chǔ)計(jì)算數(shù)據(jù)。 前述的基于FPGA的測控裝置，其特征在于所述的FPGA采用帶DSPA核，能更加快 速的實(shí)現(xiàn)算法，提高了測控裝置的數(shù)據(jù)采集和處理能力，使得每周波采樣128點(diǎn)變得非常 輕松。實(shí)際測量(以單通道128點(diǎn)采樣計(jì)算為例，100MHZ的計(jì)算頻率計(jì)算FFT)，每156. 25us 計(jì)算一次，每次耗時(shí)約10. 52us。 前述的基于FPGA的測控裝置，其特征在于所述FPGA所帶有多個(gè)DSP Slice,使 得多通道并行數(shù)據(jù)處理成為了可能，并行多通道的數(shù)據(jù)處理耗時(shí)和過程與單通道一樣。 所述ARM采用32位處理器，負(fù)責(zé)外設(shè)如液晶顯示、以太網(wǎng)通訊、數(shù)據(jù)存儲(chǔ)等。 本發(fā)明的基于FPGA的測控裝置的工作原理及工作過程為 FPGA負(fù)責(zé)測控?cái)?shù)據(jù)處理，32位ARM處理器負(fù)責(zé)外設(shè)處理；FPGA對(duì)每條頻率不同的 線路進(jìn)行單獨(dú)跟蹤測頻，分頻器根據(jù)所測定的頻率進(jìn)行分頻處理去啟動(dòng)AD轉(zhuǎn)換；FPGA的循 環(huán)采集存儲(chǔ)器對(duì)讀取的AD轉(zhuǎn)換值進(jìn)行循環(huán)存儲(chǔ)，數(shù)字濾波器和FFT計(jì)算器把每周波所采樣 數(shù)據(jù)進(jìn)行數(shù)字濾波和FFT計(jì)算，得到的數(shù)據(jù)結(jié)果存儲(chǔ)到FPGA的雙端口 RAM中；FPGA對(duì)開入、 開出進(jìn)行控制處理；ARM根據(jù)定時(shí)輪巡方式查詢雙端口 RAM來與FPGA進(jìn)行的數(shù)據(jù)交換；ARM 處理數(shù)據(jù)存儲(chǔ)、對(duì)外通訊、人機(jī)接口 。 以上已以較佳實(shí)施例公布了本實(shí)用新型，然其并非用以限制本實(shí)用新型，凡采取 等同替換或等效變換的方案所獲得的技術(shù)方案，均落在本實(shí)用新型的保護(hù)范圍。
權(quán)利要求基于FPGA的測控裝置，包括ARM處理器、以太網(wǎng)接口和人機(jī)接口，所述ARM處理器與以太網(wǎng)接口、人機(jī)接口相連接，其特征在于還包括FPGA現(xiàn)場可編程邏輯門陣列，所述FPGA現(xiàn)場可編程邏輯門陣列與ARM處理器相連接，每條電力線路所需測量的模擬量信號(hào)均與一片16位差分AD芯片相連接，多片AD轉(zhuǎn)換芯片通過一條地址線和數(shù)據(jù)線與FPGA連接。
2. 根據(jù)權(quán)利要求1所述的基于FPGA的測控裝置，其特征在于所述的FPGA帶DSPA核。
3. 根據(jù)權(quán)利要求1或2所述的基于FPGA的測控裝置，其特征在于所述FPGA所帶有 多個(gè)DSP Slice。
4. 根據(jù)權(quán)利要求1或2所述的基于FPGA的測控裝置，其特征在于所述ARM為32位 處理器。
專利摘要本實(shí)用新型公開了一種基于FPGA的測控裝置，包括ARM處理器、以太網(wǎng)接口和人機(jī)接口，所述ARM處理器與以太網(wǎng)接口、人機(jī)接口相連接，其特征在于還包括FPGA現(xiàn)場可編程邏輯門陣列，所述FPGA現(xiàn)場可編程邏輯門陣列與ARM處理器相連接，每條電力線路所需測量的模擬量信號(hào)均與一片16位差分AD芯片相連接，多片AD轉(zhuǎn)換芯片通過一條地址線和數(shù)據(jù)線與FPGA連接。本實(shí)用新型可單獨(dú)跟蹤不同頻率的線路減少了由于頻率不同所造成的誤差，有效提高測量精度；應(yīng)用硬件FFT計(jì)算有效解決采樣路數(shù)多、采樣點(diǎn)多、計(jì)算量大的計(jì)算瓶頸問題；采用FPGA替代DSP和專用功能芯片簡化系統(tǒng)硬件。
文檔編號(hào)G05B19/048GK201477422SQ200920234350
公開日2010年5月19日 申請(qǐng)日期2009年8月5日 優(yōu)先權(quán)日2009年8月5日
發(fā)明者劉劍欣, 孫國城, 尹宏旭, 張鑫, 梁順, 沈昌國, 沈永名, 沈浩東, 王亮, 王儉成, 葛成余, 蔡華, 趙勇, 鄧祖強(qiáng), 金榮江 申請(qǐng)人:國電南瑞科技股份有限公司