專利名稱：一種抗偏差的電流偏置電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及CMOS偏置電路技術(shù)領(lǐng)域，特別涉及一種能抗工藝、供電電壓和溫度偏 差的電流偏置電路。
背景技術(shù)：
在集成電路設(shè)計(jì)中，偏置電路的設(shè)計(jì)至關(guān)重要，它為各個(gè)模塊提供偏置電流，其性 能決定各個(gè)模塊的性能。 關(guān)于電流偏置，在CMOS (Complementary Metal—OxideSemiconductor,互補(bǔ)金屬 氧化物半導(dǎo)體)工藝下，普通的偏置電路隨PVT(Process， Voltage and Temprature，工 藝、供電電壓和溫度)的偏差會(huì)發(fā)生輸出電流值的變化，這會(huì)造成電路中各個(gè)模塊的性能 發(fā)生變化。很多文獻(xiàn)曾提出過(guò)對(duì)偏置電路的偏差進(jìn)行補(bǔ)償?shù)姆椒?，都是利用模擬電路進(jìn)行 補(bǔ)償，例如，在2004年12月13日至15日召開(kāi)的ICECS會(huì)議論文集的第254頁(yè) 257頁(yè) 中"A 10_b 500MSPScurrent-steering CMOS D/A converter with a self-calibrated currentbiasing technique"—文采用運(yùn)算放大器構(gòu)成的負(fù)反饋電路進(jìn)行補(bǔ)償。再例如，在 2007年5月27日至30日召開(kāi)的ISCAS會(huì)議論文集的第1923頁(yè) 1926頁(yè)中"An Improved Temperature CompensationTechnique for Current Biasing"—文米用正溫度系數(shù)電路禾口 負(fù)溫度系數(shù)電路組合來(lái)補(bǔ)償溫度偏差造成的影響。但模擬補(bǔ)償?shù)姆椒ň鹊?，補(bǔ)償范圍小， 穩(wěn)定性差，而且容易出現(xiàn)過(guò)補(bǔ)償?shù)那闆r。

發(fā)明內(nèi)容
本發(fā)明的目的是為了克服現(xiàn)有技術(shù)中的缺陷，提供一種抗工藝、供電電壓和溫度 偏差的電流偏置電路。 為達(dá)到上述目的，提供一種抗偏差的電流偏置電路，所述電流偏置電路包括
—個(gè)片外精密電阻； 四個(gè)或四個(gè)以上的PMOS管，這些PMOS管組成偏置電流管，這些PMOS管的柵極相
連、并且源極相連后連接到電源，其中包括柵極和漏極相連的第一PMOS管、漏極通過(guò)所述
片外精密電阻與地連接的第二 PMOS管、漏極與模數(shù)轉(zhuǎn)換器的偏置電流輸入端連接的第三
PMOS管、漏極與電流偏置電路的輸出端連接的第四PMOS管； —個(gè)數(shù)控可變電阻陣列，連接在第一 PMOS管的漏極和地之間； —個(gè)模數(shù)轉(zhuǎn)換器，其模擬電壓輸入端連接所述第二 PMOS管的漏極，數(shù)字輸出端連
接所述數(shù)字校正電路； —個(gè)數(shù)字校正電路，其輸入端連接模數(shù)轉(zhuǎn)換器的輸出端，其輸出端連接所述數(shù)控
可變電阻陣列的控制輸入端。 優(yōu)選地，所述數(shù)控可變電阻陣列包括 N個(gè)電阻陣列，N大于或等于二，串聯(lián)連接在第一 PMOS管的漏極和地之間，其中前 一電阻陣列的總電阻值依次是是后一電阻陣列的總電阻值的兩倍；
N個(gè)NMOS管，N大于或等于二，其中各個(gè)NMOS管的漏極和源極分別連接在各個(gè)電
阻陣列的兩端，各個(gè)NMOS管的柵極作為數(shù)控可變電阻陣列的控制輸入端，分別連接數(shù)字校
正電路的各個(gè)輸出端。 優(yōu)選地，所述模數(shù)轉(zhuǎn)換器包括 兩個(gè)電壓比較器，兩個(gè)電壓比較器的輸出端連接到數(shù)字校正電路的兩個(gè)輸入端，第 一電壓比較器的反相輸入端和第二電壓比較器的同相輸入端都連接到第二 PMOS管的漏極；
—個(gè)NMOS管，該NMOS管的柵極和漏極相連后連接到第三PMOS管的漏極和兩個(gè)電 壓比較器的偏置電壓輸入端； 三個(gè)電阻陣列，其中第一電阻陣列連接在參考電壓和第一電壓比較器的同相輸入 端之間，第二電阻陣列連接在第一電壓比較器的同相輸入端和第二電壓比較器的反相輸入 端之間，第三電阻陣列連接在第二電壓比較器的反相輸入端和地之間。 優(yōu)選地，所述電壓比較器的同相端電壓高于反相端電壓時(shí)，輸出高電平；電壓比較 器的同相端電壓低于反相端電壓時(shí)，輸出低電平。 優(yōu)選地，所述數(shù)字校正電路具有兩個(gè)輸入端和N個(gè)輸出端，N大于或等于二，各個(gè)
輸出端依次連接到數(shù)控可變電阻陣列中各個(gè)NMOS管的柵極。數(shù)字校正電路根據(jù)所述模數(shù)
轉(zhuǎn)換器的輸出來(lái)改變數(shù)控可變電阻陣列，當(dāng)?shù)谝浑妷罕容^器輸出高電平，第二電壓比較器
輸出低電平時(shí)，數(shù)字校正電路改變輸出控制字，使得數(shù)控可變電阻陣列的總電阻值減?。划?dāng)
第一電壓比較器輸出低電平，第二電壓比較器輸出高電平時(shí)，數(shù)字校正電路改變輸出控制
字，使得數(shù)控可變電阻陣列的總電阻值增大；當(dāng)?shù)谝浑妷罕容^器輸出高電平，第二電壓比較
器輸出高電平時(shí)，數(shù)字校正電路保持輸出控制字，使得數(shù)控可變電阻陣列的總電阻值不變。 優(yōu)選地，所有電阻陣列都由相同大小、不同數(shù)量的基本電阻單元組成。 上述技術(shù)方案具有如下優(yōu)點(diǎn)當(dāng)供電電壓變化不大時(shí)，將模數(shù)轉(zhuǎn)換器的參考電壓
連接到供電電壓上，當(dāng)輸出偏置電流隨工藝和溫度的變化而發(fā)生變化時(shí)，精密電阻兩端的
電壓發(fā)生變化，模數(shù)轉(zhuǎn)換器中的比較器在工藝、溫度和偏置變化的影響下翻轉(zhuǎn)電壓的變化
很小，模數(shù)轉(zhuǎn)換器檢測(cè)精密電阻上電壓的變化并轉(zhuǎn)換成數(shù)字信號(hào)，數(shù)字校正電路根據(jù)模數(shù)
轉(zhuǎn)換器輸出的數(shù)字信號(hào)來(lái)調(diào)整輸出控制字進(jìn)而改變數(shù)控可變電阻陣列的總電阻值，從而改
變輸出偏置電流，以補(bǔ)償工藝和溫度偏差造成的變化；當(dāng)供電電壓變化比較大時(shí)，將模數(shù)轉(zhuǎn)
換器的參考電壓連接到一個(gè)能隙基準(zhǔn)電壓源上，當(dāng)輸出偏置電流隨工藝、供電電壓和溫度
的變化而發(fā)生變化時(shí)，精密電阻兩端的電壓發(fā)生變化，模數(shù)轉(zhuǎn)換器中的比較器在工藝、供電
電壓、溫度和偏置變化的影響下翻轉(zhuǎn)電壓的變化很小，模數(shù)轉(zhuǎn)換器檢測(cè)精密電阻上電壓的
變化并轉(zhuǎn)換成數(shù)字信號(hào)，數(shù)字校正電路根據(jù)模數(shù)轉(zhuǎn)換器輸出的數(shù)字信號(hào)來(lái)調(diào)整輸出控制字
進(jìn)而改變數(shù)控可變電阻陣列的總電阻值，從而改變輸出偏置電流，以補(bǔ)償工藝、供電電壓和
溫度偏差造成的變化。


圖1是本發(fā)明的實(shí)施例的電流偏置的電路圖。
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說(shuō)明本發(fā)明，但不用來(lái)限制本發(fā)明的范圍。 本發(fā)明實(shí)施例的電流偏置如圖1所示，四個(gè)或四個(gè)以上PM0S管組成偏置電流管， 本實(shí)施例以四個(gè)為例。四個(gè)PM0S管分別為Mpl Mp4， Mpl的柵極和漏極相連，Mp2、 Mp3、 Mp4的柵極相連后連接到Mpl的柵極，Mpl、Mp2、Mp3、Mp4的源極相連后連接到電源VDD，Mp4 的漏極連接到電流偏置的輸出端Iout。 一個(gè)數(shù)控可變電阻陣列，由N個(gè)NM0S管和N個(gè)電阻 陣列組成，連接在第一 PM0S管的漏極和地之間，N大于或等于二，其中前一個(gè)電阻的阻值都 依次是后一個(gè)電阻阻值的兩倍。本實(shí)施例中以N等于二為例。數(shù)控可變電阻陣列由兩個(gè)電 阻陣列Ral和Ra2、兩個(gè)NM0S管Mnl和Mn2組成。其中Ral的總電阻值是Ra2的總電阻值 的兩倍，Mnl Mn2作開(kāi)關(guān)用，Mnl的漏極和源極分別連接在Ral的兩端，Mn2的漏極和源極 分別連接在Ra2的兩端，Mnl Mn2的柵極分別連接數(shù)字校正電路的兩個(gè)輸出端Sl S2 ; 片外精密電阻R1連接在Mp2的漏極和地之間。模數(shù)轉(zhuǎn)換器由偏置電流管Mn3、兩個(gè)電壓比 較器Coml和Com2、三個(gè)電阻陣列Ra3 Ra5組成，Coml的反相輸入端in和Com2的同相輸 入端ip連接后作為模數(shù)轉(zhuǎn)換器的模擬電壓輸入端，連接到連接Mp2的漏極，Coml和Com2的 輸出端作為模數(shù)轉(zhuǎn)換器的兩個(gè)數(shù)字輸出端，連接到數(shù)字校正電路的輸入端dp和dn， Mn3的 柵極和漏極相連后作為偏置電流輸入端，連接到Mp3的漏極和兩個(gè)電壓比較器的偏置電壓 輸入端vb，Ra3連接在參考電壓Vref和Coml的同相輸入端ip之間，Ra4連接在Coml的同 相輸入端ip和Com2的反相輸入端in之間，Ra5連接在Com2的反相輸入端in和地之間。
能抗工藝、供電電壓和溫度偏差的電流偏置的工作原理是，所述參考電壓輸入端， 在供電電壓變化不大時(shí)，連接到供電電壓上；在供電電壓變化比較大時(shí)，連接到一個(gè)能隙基 準(zhǔn)電壓源的輸出。電壓比較器Coml和Com2的同相端電壓高于反相端電壓時(shí)，輸出高電平； 電壓比較器的同相端電壓低于反相端電壓時(shí)，輸出低電平；當(dāng)輸出偏置電流隨工藝、供電電 壓或溫度的變化而發(fā)生變化時(shí)，精密電阻R1兩端的電壓發(fā)生變化，而模數(shù)轉(zhuǎn)換器中的比較 器Coml和Com2在工藝、供電電壓、溫度和偏置變化的影響下翻轉(zhuǎn)電壓的變化很小，而且參 考電壓是電阻陣列分壓產(chǎn)生的，失配很小，所以模數(shù)轉(zhuǎn)換器的精度變化會(huì)很小，數(shù)字校正電 路根據(jù)所述模數(shù)轉(zhuǎn)換器的輸出來(lái)改變數(shù)控可變電阻陣列，當(dāng)Coml輸出高電平，Com2輸出低 電平時(shí)，數(shù)字校正電路改變輸出控制字Sl S2，使得數(shù)控可變電阻陣列的總電阻值減?。?當(dāng)Coml輸出低電平，Com2輸出高電平時(shí)，數(shù)字校正電路改變輸出控制字Sl S2，使得數(shù)控 可變電阻陣列的總電阻值增大；當(dāng)Coml輸出高電平，Com2輸出高電平時(shí)，數(shù)字校正電路保 持輸出控制字Sl S2，使得數(shù)控可變電阻陣列的總電阻值不變，校正完畢。本例中的數(shù)控 可變電阻陣列以兩個(gè)電阻陣列為例，實(shí)際上可以有N個(gè)電阻陣列。數(shù)控可變電阻陣列的總 電阻值可以在0到2N-1個(gè)最小電阻陣列的阻值之間按二進(jìn)制規(guī)律變化，變化步長(zhǎng)是1個(gè)最小 電阻陣列的阻值，這就使得輸出偏置電流的調(diào)節(jié)范圍很寬，而且調(diào)節(jié)精度高；所有電阻陣列都
由相同大小、不同數(shù)量的基本電阻單元組成，隨工藝溫度偏差而產(chǎn)生的失配很小，保證的精度。
由以上實(shí)施例可以看出，本發(fā)明實(shí)施例通過(guò)數(shù)字校正的方法，來(lái)補(bǔ)償電流偏置隨 工藝、供電電壓或溫度的偏差而發(fā)生的輸出電流變化，具有精度高、補(bǔ)償范圍廣、穩(wěn)定性好 的優(yōu)點(diǎn)。 以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人 員來(lái)說(shuō)，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變型，這些改進(jìn)和變型 也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
一種抗偏差的電流偏置電路，其特征在于，所述電流偏置電路包括一個(gè)片外精密電阻；四個(gè)或四個(gè)以上的PMOS管，這些PMOS管組成偏置電流管，這些PMOS管的柵極相連、并且源極相連后連接到電源，其中包括柵極和漏極相連的第一PMOS管、漏極通過(guò)所述片外精密電阻與地連接的第二PMOS管、漏極與模數(shù)轉(zhuǎn)換器的偏置電流輸入端連接的第三PMOS管、漏極與電流偏置電路的輸出端連接的第四PMOS管；一個(gè)數(shù)控可變電阻陣列，連接在第一PMOS管的漏極和地之間；一個(gè)模數(shù)轉(zhuǎn)換器，其模擬電壓輸入端連接所述第二PMOS管的漏極，數(shù)字輸出端連接所述數(shù)字校正電路；一個(gè)數(shù)字校正電路，其輸入端連接模數(shù)轉(zhuǎn)換器的輸出端，其輸出端連接所述數(shù)控可變電阻陣列的控制輸入端。
2. 如權(quán)利要求1所述的抗偏差的電流偏置電路，其特征在于，所述數(shù)控可變電阻陣列 包括N個(gè)電阻陣列，N大于或等于二，串聯(lián)連接在第一PMOS管的漏極和地之間，其中前一電 阻陣列的總電阻值依次是是后一電阻陣列的總電阻值的兩倍；N個(gè)NMOS管，N大于或等于二，其中各個(gè)NMOS管的漏極和源極分別連接在各個(gè)電阻陣 列的兩端，各個(gè)NMOS管的柵極作為數(shù)控可變電阻陣列的控制輸入端，分別連接數(shù)字校正電 路的各個(gè)輸出端。
3. 如權(quán)利要求1所述的抗偏差的電流偏置電路，其特征在于，模數(shù)轉(zhuǎn)換器包括 兩個(gè)電壓比較器，兩個(gè)電壓比較器的輸出端連接到數(shù)字校正電路的兩個(gè)輸入端，第一電壓比較器的反相輸入端和第二電壓比較器的同相輸入端都連接到第二 PMOS管的漏極； 一個(gè)NMOS管，該NMOS管的柵極和漏極相連后連接到第三PMOS管的漏極和兩個(gè)電壓比較器的偏置電壓輸入端；三個(gè)電阻陣列，其中第一電阻陣列連接在參考電壓和第一電壓比較器的同相輸入端之間，第二電阻陣列連接在第一電壓比較器的同相輸入端和第二電壓比較器的反相輸入端之間，第三電阻陣列連接在第二電壓比較器的反相輸入端和地之間。
4. 如權(quán)利要求3所述的模數(shù)轉(zhuǎn)換器電路，其特征在于，所述電壓比較器的同相端電壓 高于反相端電壓時(shí)，輸出高電平；電壓比較器的同相端電壓低于反相端電壓時(shí)，輸出低電 平。
5. 如權(quán)利要求1所述的抗偏差的電流偏置電路，其特征在于，數(shù)字校正電路具有兩個(gè) 輸入端和N個(gè)輸出端，N大于或等于二，各個(gè)輸出端依次連接到數(shù)控可變電阻陣列中各個(gè) NMOS管的柵極，數(shù)字校正電路根據(jù)所述模數(shù)轉(zhuǎn)換器的輸出來(lái)改變數(shù)控可變電阻陣列，當(dāng)?shù)?一電壓比較器輸出高電平，第二電壓比較器輸出低電平時(shí)，數(shù)字校正電路改變輸出控制字， 使得數(shù)控可變電阻陣列的總電阻值減小；當(dāng)?shù)谝浑妷罕容^器輸出低電平，第二電壓比較器 輸出高電平時(shí)，數(shù)字校正電路改變輸出控制字，使得數(shù)控可變電阻陣列的總電阻值增大；當(dāng) 第一電壓比較器輸出高電平，第二電壓比較器輸出高電平時(shí)，數(shù)字校正電路保持輸出控制 字，使得數(shù)控可變電阻陣列的總電阻值不變。
6. 如權(quán)利要求1 5所述的抗偏差的電流偏置電路，其特征在于，所有電阻陣列都由相 同大小、不同數(shù)量的基本電阻單元組成。
全文摘要
本發(fā)明公開(kāi)了一種抗PVT偏差的電流偏置電路，將MOS管輸出的偏置電流加在片外精密電阻上，對(duì)精密電阻上的電壓進(jìn)行檢測(cè)，然后反饋回去控制偏置產(chǎn)生電路，進(jìn)而實(shí)現(xiàn)對(duì)偏置電流的校準(zhǔn)。本發(fā)明提供的電流偏置能抗工藝、供電電壓和溫度造成的偏差。
文檔編號(hào)G05F1/46GK101788834SQ20101003424
公開(kāi)日2010年7月28日 申請(qǐng)日期2010年1月15日 優(yōu)先權(quán)日2010年1月15日
發(fā)明者楊華中, 趙博 申請(qǐng)人:清華大學(xué)